Global mobile data traffic increases explosively as the era of the 4th industrial revolution enters. In order to process a lot of data quickly, the hardware of the mobile device is developing at a rapid pace, and the speed of the operation clock of the mobile device is also steadily increasing. However, due to the slow development of battery technology, high-speed operation and low-power operation are required. This trend is the same in LPDDR, and LPDDR5 can process data at 6.4Gbps/pin at a supply voltage of 1.05 volts. As the power supply voltage decreases and the operating speed increases, the effect of supply noise on clock jitter is increasing. The main circuit in which supply noise affects clock jitter is the clock distribution network. Therefore, in this paper, a clock distribution circuit that is insensitive to supply noise is proposed. In addition, a nonlinear compensation method was used to compensate for the nonlinear characteristics of the jitter due to supply noise.
4차 산업혁명 시대에 진입함에 따라 전세계적으로 모바일 데이터 트래픽이 크게 증가하고 있다. 많은 데이터를 빠르게 처리하기 위해 모바일 디바이스의 하드웨어가 빠른 속도로 발달하고 있으며 모바일 디바이스의 동작 클럭의 속도 또한 꾸준히 증가하고 있다. 그러나 배터리 기술의 발달이 더뎌 고속 동작과 동시에 저전력 동작이 요구된다. 이러한 경향은 LPDDR 에서도 동일하게 나타나고 있으며, LPDDR5는 1.05 볼트의 전원 전압에서 6.4Gbps/pin 의 속도로 데이터를 처리 할 수 있다. 전원 전압은 낮아지고 동작 속도는 빨라짐에 따라 전원 전압 잡음이 클럭 지터에 미치는 영향이 커지고 있다. 전원 전압 잡음이 클럭 지터에 영향을 가하는 주요 회로들은 클럭 분배 네트워크와 트랜스미터이다. 따라서 본 논문에서는 전원 전압 잡음에 둔감한 클럭 분배 회로를 제안하였다. 또한, 비선형적인 보상 방법을 사용해 전원 전압 잡음으로 인한 지터의 비선형적인 특성 또한 보상하고자 하였다.