Recently, many time-interleaved structures are used to make high-speed data converters. However, the time-interleaved structure has problems such as mismatches among channels and the need for an input buffer, and various solutions have been studied. In this paper, we analyze a single channel data converter suitable for time-interleaved architecture and propose a new architecture. In order to fundamentally reduce the mismatches among channels, a representative problem of the time-interleaved structure, the pipeline structure was selected as the structure of a single channel. In addition, the design of the input buffer at high speed and high resolution is generally burdensome, so the loop-embedded buffer structure is used. In this paper, the loop-embedded buffer structure is used as the first stage of the pipeline structure to design the single channel data converter at high speed and reduce the burden on the design of the input buffer.
최근에 고속 데이터 컨버터를 만들기 위해서 Time-Interleaved 구조가 많이 사용되고 있다. 하지만 Time-Interleaved 구조는 channel간의 mismatch와 input buffer의 필요성 같은 문제점을 가지고 있고 그에 대한 여러가지 해결방안들이 연구되고 있다. 이 논문에서는 Time-Interleaved 구조에 적합한 단일 channel 데이터 컨버터에 대해서 분석하고 새로운 구조를 제안한다. Time-Interleaved 구조의 대표적인 문제점인 channel간의 mismatch를 근본적으로 줄이기 위해서 pipeline 구조를 단일 channel의 구조로 선택하였다. 또한 고속/고해상도에서 input buffer를 설계하는 것이 일반적으로 많은 부담을 가지기 때문에 loop-embedded buffer 구조를 사용하였다. 이 논문에서는 pipeline 구조의 첫 번째 stage에 loop-embedded buffer 구조를 사용함으로써 단일 channel 데이터 컨버터를 고속으로 가져가고 input buffer 설계에 대한 부담을 줄였다.
