서지주요정보
Investigation of electrothermal annealing to enhance the reliability and the performance of field-effect transistors = 국부적 전열 어닐링을 통한 전계효과 트랜지스터의 신뢰성 및 출력 특성의 향상
서명 / 저자 Investigation of electrothermal annealing to enhance the reliability and the performance of field-effect transistors = 국부적 전열 어닐링을 통한 전계효과 트랜지스터의 신뢰성 및 출력 특성의 향상 / Jun-Young Park.
발행사항 [대전 : 한국과학기술원, 2020].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8035637

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 20045

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Controlling gate oxide quality has been considered the most important challenges to improving device performance, reliability and yield in CMOS technology. To mitigate the abovementioned damages, thermal annealing with the aid of a forming gas such as hydrogen ($H_2$) or deuterium ($D_2$) diluted with nitrogen ($N_2$), which is called wafer-level (global) forming gas annealing (FGA), has been widely used. During annealing, the forming gas passivates the trap sites at the interface of the Si-$SiO_2$, reduces the trap density, and cures pre-existing damage. However, the conventional FGA, which uses a furnace is not compatible with the metal interconnection process due to melting. An unexpected junction modification can be another concern. Moreover, local annealing to cure the damage in a selected cell or device is not possible with thermal annealing. To address these problems, in this thesis, localized electrothermal annealing (ETA) is investigated to enhance the device reliability of the MOFETs. Proposed annealing configuration utilizes Joule heat driven by the various currents (gate current, channel current, and body current) in MOSFETs. The annealing behaviors are discussed based on the numerical simulations and electrical measurements. As a further work, the ETA is proposed as a novel process to improve the performance of MOSFETs. In the view of dopant controlling, to fabricate an extremely scaled MOSFET with high packing density, the diffusion length of the implanted dopants needs to be precisely controlled to reduce the junction depth, to form abrupt junctions, and to reduce short-channel effects. However, as the scaling of the MOSFET reaches the physical limits of atomic scale, even the few seconds of annealing time required by RTA is becoming impractical. A novel annealing method with much faster operation and much higher temperature is needed.

반도체 제조공정에서 전통적으로 사용되어 온 어닐링을 개선한 새로운 개념의 어닐링 기술을 제시한다. 기존의 어닐링이 퍼니스같은 챔버나 램프를 활용하여 공정을 진행 하는 것 과는 달리, 제안하는 기술에서는 칩 또는 웨이퍼 내의 한정된 면적에서 국부적으로 열을 발생시키는 것을 그 특징으로 한다. 이때, 충분히 높은 온도의 국부적 고온의 열을 발생시키기 위하여, 소자 내에서 발생하는 자체 발열 현상 또는 전열 현상을 활용한다. 이 논문에서는 이를 위한 배경기술 및 현상에 대해 설명을 진행한다. 이후, 제안기술을 통해 소자 내부에서 구동 중 필연적으로 발생하는 소자의 손상뿐만 아니라, 외부로부터 침투한 에너지원에 의한 손상을 복구시킬 수 있음을 검증한다. 더 나아가, 제안기술이 소자의 신뢰성 개선뿐만 아니라, 소자의 구동 출력을 향상시키는데 활용될 수 있음을 새로이 보여준다. 끝으로, 제안기술과 기존기술과의 비교, 그리고 예상가능한 재료의 손상 시나리오에 대해 논의한다.

서지기타정보

서지기타정보
청구기호 {DEE 20045
형태사항 iii, 128 p. : 삽화 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 박준영
지도교수의 영문표기 : Yang-Kyu Choi
지도교수의 한글표기 : 최양규
Including appendix.
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학부,
서지주기 Including references.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서