As information and communication technology develops, global IP traffic is increasing incessantly over the past-decades. In order to process the large amount of data at fast speed, high-bandwidth devices are highly in demand. On the other hand, interconnect channel has not been developed at the same-rate and became a major bottleneck for high-bandwidth operation, imposing higher loss to the signal being transmitted. The trend to overcome the channel loss is to use multi-level PAM signaling (e.g. PAM-4) which results in improved spectral efficiency. However, multi-level PAM signaling has rarely been employed in single-ended memory interface due to several difficulties such as noise, interference and linearity. In this thesis, a new balanced-coding technique and transceiver architecture have been proposed to overcome the following difficulties in single-ended interface and to achieve high pin-efficiency. Based on the proposed coding scheme, single-ended PAM-4 transceiver is implemented.
정보통신 기술의 발달로 인해 인터넷 데이터 트래픽은 꾸준히 증가하고 있다. 이렇게 끊임없이 데이터 처리량이 증가하는 요구를 만족시키기 위해 고대역폭의 장치들이 필요로 되어진다. 반면, 송신단과 수신단의 매개체인 전송선은 크게 발전이 있지 않고 고대역폭으로 갈수록 심한 신호 손실을 야기한다. 이러한 전송선의 한계를 극복하고자, 최근에는 복수 단계의 펄스 진폭 변조를 사용하여 주파수 스펙트럼의 효율성을 높이는 방법이 사용되고 있다. 하지만, 이러한 복수 단계 펄스 진폭 변조는 싱글-엔드 환경의 메모리 인터페이스 에서 시도되어진 사례는 드물며, 구현 하기에는 잡음, 간섭과 선형성 측면에서의 많은 어려움이 따른다. 본 논문에서는, 이러한 싱글-엔드 환경에서의 단점을 극복함과 동시에, 높은 핀 효율성을 달성할 수 있는 새로운 밸런스-코딩 방법과 송수신기 구조를 제안하였다. 또한, 제안하는 코딩 방법을 기반으로 하는 싱글-엔드형 PAM-4 송수신기를 제작하였다.
