The rapid development of information technology has resulted in explosive data growth, and the use of solid state drives (SSDs) with NAND flash is ever increasing to store data. In order to increase the cell density of the three-dimensional NAND flash memory (3D NAND), the number of stacked layers along with the inter-cell interference are increasing. However, compared to the 2D NAND flash memory, it was difficult to analyze 3D NAND due to the complex interference mechanisms. In this thesis, we have introduced a signal processing approach of evaluating the amount of interference based on the program state of the cell. For the 3D NAND with complex physical structure, statistical channel characteristics were evaluated to identify the main interference cells. The amount of interference caused by the main interference cells was about 20\% of the cell distribution margin. Hence, we conlude that a solution is needed for combating the increasing interference in the future. We modeled the 3D NAND channel by interference and noise between the victim cell and the main interference cell, and predicted the improvement of the data error rate when the interference was compensated. We confirmed that performance improvement can be guaranteed up to 50%. Finally, we proposed applying the interference compensator to the NAND application controller. Since the interference compensator must operate in real time during the read operation, in order to reduce the amount of signal processing, we have extracted the victim cells only for the cells in the overlapping region of the cell distribution, which is expected to have a high data error rate. We also showed how to correct the data only by the program state of the interference cells. The interference value to be compensated can be estimated by the program state of the victim and interfering cells and the estimation accuracy is controlled by adjusting the number of dominant interference cells according to the acceptable read latency. The simulation results show that the proposed interference compensation method can greatly reduce the error. To further increase real-time applicability, we proposed an algorithm that compensator operates by distinguishing only certain program states that need to be corrected. This enables to reduce the read latency which is increased due to the division of the program state of the interference cell. In order to increase the cell density, the error rate is increasing with the increase of the stacking of the three dimensional NAND. In addition, the decoding burden of storage systems is increasing as the number of bits stored in one cell increases. To solve these problems, we propose to configure the interference compensator additionally to the storage system.
정보 기술의 급속한 발전은 폭발적인 데이터 증가를 초래했으며, 그 생산된 데이터 저장을 위해서 낸드 플래시가 장착된 SSD (Solid State Drive)의 사용이 증가하고 있습니다. 3차원 낸드 플래시 메모리의 셀 집적도를 높이기 위해 적층하는 레이어 수를 증가시키시면서 셀 간의 간섭도 커지고 있습니다. 하지만 2차원 낸드 플래시 메모리 대비 복잡한 메커니즘 때문에 셀간 간섭을 해석하기가 어려웠습니다. 그래서 신호처리에 유익하게 사용하기 위해서 셀의 프로그램 상태를 기준으로 간섭 양을 평가하는 방법을 도입했습니다. 물리적 구조가 복잡한 3차원 낸드에 대해서 희생 셀에 간섭을 유발하는 주요 간섭 셀을 식별하기 위해 통계적 채널 특성 평가가 수행되었습니다. 주요 간섭 셀들에 의해 유발되는 간섭의 양은 셀 분포 마진의 약 20\% 수준 확인되었으며, 앞으로 간섭이 더 증가할 경우를 대비해서 개선대책이 필요하다는 것을 확인했습니다. 그래서 희생 셀과 주요 간섭 셀들의 간섭과 잡음으로 3차원 낸드 채널을 가우시안으로 모델링을 하고, 간섭을 보상했을 때 데이터 오류율의 개선이 예상되었으며, 최대 50%의 개선 가능성을 확인했습니다. 마지막으로, 간섭 보상기를 낸드 애플리케이션에 구현하는 것을 제안했습니다. 간섭보상기는 읽기 동작 중에 실시간으로 동작해야되기 때문에 신호처리 양을 줄이기 위해서, 데이터 오류율이 높을 것으로 예상하는 셀 분포 간에 오버랩이 발생하는 영역의 셀들에 대해서만 희생 셀로 추출하고 간섭 셀들의 프로그램 상태만으로 데이터를 정정하는 방법을 제시했습니다. 보상될 간섭 양은 희생 셀과 간섭 셀들의 프로그램 상태에 의해 추정될 수 있고, 보상될 간섭 양은 수용 가능한 읽기 레이턴시에 따라 지배적인 간섭 셀의 수를 조정함으로써 제어될 수 있도록 했습니다. 이 간섭 보상 방법을 시뮬레이션했으며, 시뮬레이션 결과는 셀 간 간섭 보상 방법이 오류를 크게 줄일 수 있음을 보여줬습니다. 추가로 실시간 적용성을 높이기 위해서, 간섭 셀의 프로그램 상태를 구분 하기 위해서 증가하는 읽기 레이턴시를 줄이기 위해 데이터 정정이 필요한 특정 프로그램 상태만을 구분해서 보상기가 동작하도록 알고리즘을 제안했습니다. 셀 밀도를 증가시키기 위해서 3차원 낸드의 적층이 증가하면서 오류율이 점점 증가하고 있으며 또한, 셀 한 개에 저장되는 비트 수도 증가하면서 스토리지 시스템의 디코딩 부담이 증가하고 있습니다. 이 문제를 해결할 수 있도록 추가 보상기를 스토리지 시스템에 추가 구성할 것을 제안합니다.
