In this dissertation, design methods of radiation-tolerant electronic components against a single event effect and a total ionizing dose effect in radiation environment are proposed. The proposed memory structure and unit device structures are designed to solve the problem of the single event effect and total ionizing dose effect. This dissertation consists of three chapters except introduction and conclusion. Radiation-tolerant flip-flop structure, silicon-on-insulator (SOI) based radiation-hardened unit MOSFET and bulk-silicon based radiation-hardened unit MOSFET are described in each chapter.
A flip-flop structure is proposed for radiation hardening, in which the inverter in the conventional flip-flop structure is replaced with a C-element including a delay component. The proposed flip-flop structure was simulated to evaluate its radiation tolerance against a single-event single-node upset and single-event multiple-node upset while applying single-event pulses. The single-event pulses were modeled by a particle transport simulator and a device TCAD simulator at multiple nodes. The simulation results demonstrated that the proposed flip-flop caused no upsets, whereas the conventional flip-flop exhibited numerous upsets. To verify the applicability of the proposed flip-flop to radiation-hardened circuits, a 50-stage shift register was fabricated using Magna & Hynix $0.18-\mum$ technology and compared with shift registers based on the conventional master-slave flip-flop and on the 4CE flip-flop. The shift register with the proposed flip-flop showed no upsets at a high dose of $5.22 \times 10^{12} protons/cm^2$ with an energy level of 70.0 MeV.
A dummy-gate-assisted n-type metal oxide semiconductor field effect transistor (DGA n-MOSFET) structure was modified to allow the use of a SOI substrate and evaluated for robustness against the total ionizing dose effect. The modified DGA n-MOSFET on the SOI substrate suppressed all possible radiation-induced leakage current paths by isolating both the drain and source from the sidewall oxide using a p+ layer, and from the buried oxide using dummy gates and halo doping. Simulated $V_g-I_d$ curves indicated that the modified DGA n-MOSFET on the SOI substrate effectively reduces the leakage current caused by accumulated radiation exposure. Furthermore, experimental gamma radiation exposure data showed that the modified device exhibited good performance, even after exposure up to 300 krad (Si). All devices used in the experiments were fabricated using the 180 nm commercial fabrication process by the CSOI7RF of Global Foundries (GF), formerly IBM Microelectronics.
A unit n-MOSFET hardened against both the total ionizing dose effect and single event effect is proposed on a bulk silicon substrate. Compared to conventional MOSFETs, the proposed MOSFET also possesses a dummy gate, p+ layer, dummy drain, n-well, and deep n-well. It can suppress all possible radiation-induced leakage current paths by isolating both the drain and source from the sidewall oxide using the p+ layer and dummy gates. It can also reduce the radiation-induced pulse current using the dummy drains, n-well, and deep n-well. Experimental data from the $V_g–I_d$ curves and radiation-induced pulse currents indicate that the proposed n-MOSFET effectively reduces the leakage current caused by accumulated radiation exposure and the pulse current caused by incident energetic particles. Furthermore, radiation experimental results for SRAM, designed with the proposed MOSFETs, indicate a good performance even after exposure to up to 1 Mrad (Si) and $3.8 \times 10^{13} protons/cm^2$ with an energy of 100 MeV. All devices used in the experiments were fabricated using the $0.35-\mum$ commercial fabrication process by Magna & Hynix.
본 논문에서는 방사선 환경에서 전자 부품이 받는 단일 사건 영향 및 누적 이온화 영향에 대해 강인한 전자부품을 제작하는 내방사선 설계 기법에 대한 연구를 소개하고자 한다. 제안한 메모리 구조와 단위 소자 구조는 방사선에 의한 단일 사건 영향과 누적 이온화 영향에 대한 문제를 해결하기 위한 것이다. 본 논문은 도입과 결론을 제외한 세 가지 챕터로 구성되어 있다. 제안하는 메모리 구조 중 하나인 플립플롭(Flip-flop)과 실리콘 온 인슐레이터(Silicon-on-Insulator, SOI) 기반 내방사선 단위소자, 벌크 실리콘(Bulk Silicon) 기반 내방사선 단위 소자를 각 챕터에서 다루고 있다.
첫 번째 주제는 기존의 플립플롭 구조에서의 인버터(Inverter)를 지연 요소가 포함된 C-element(CE)로 교환하여 방사선에 강인한 플립플롭을 제안한 것이다. 제안한 플립플롭 구조는 단일 사건으로 인한 펄스 전류(Single event pulse current)가 발생하더라도 단일 사건 단일 노드 반전(Single-event single-node upset) 뿐만 아니라 단일 사건 다중 노드 반전 (Single-event multiple-node upset)에 대해 강인한지에 대해 시뮬레이션을 통해 검증하였다. 다중 노드에서의 단일 사건으로 인한 펄스 전류는 입자 전송 시뮬레이터(Particle transport simulator, GEANT4)와 단위 소자 시뮬레이터(Device TCAD simulator, Sentaurus)를 이용하여 모델링하였다. 시뮬레이션 결과로부터 기존의 플립플롭 구조에서는 다수의 비트 반전을 확인한 반면, 제안한 플립플롭에서는 비트 반전이 발생하지 않았다. 제안한 플립플롭 구조가 내방사선 회로에 적용이 가능한지를 확인하기 위해 제안한 구조의 플립플롭 구조와 기존의 마스터-슬레이브 구조의 플립플롭, 4CE 플립플롭 구조의 50단으로 구성된 각각의 시프트 레지스터(Shift register)를 Magna & Hynix의 $0.18-\mum$ 공정을 이용하여 제작하였다. 70.0 MeV의 에너지를 가지는 양성자를 $5.22 \times 10^{12} protons/cm^2$ 만큼 입사하였을 때 기존의 마스터-슬레이브 구조의 플립플롭, 4CE 플립플롭 구조의 시프트 레지스터에서는 비트 반전이 관측하였으나, 제안한 구조의 플립플롭 구조의 시프트 레지스터에서는 비트 반전이 발생하지 않았다.
두 번째 주제는 단일 사건 영향에 강인한 SOI 기판 상에 더미 게이트 구조의 단위 소자(Dummy-gate-assisted (DGA) n-MOSFET)을 적용하여 누적 이온화 영향에도 강인한 단위 소자를 제안한 것이다. SOI 기판 상에서의 DGA n-MOSFET 구조를 분석하여, 발생 가능한 누설전류 경로를 억제하기 하기 위해, 드레인과 소스를 측면 절연층과 분리하기 위해 p+ 레이어를 바닥 절연층(Buried oxide)과 분리하기 위해 더미 게이트와 Halo 도핑을 적용한 수정된 더미 게이트 구조의 내방사선 단위 소자를 제안하였다. SOI 기판 상의 수정된 더미 게이트 구조의 내방사선 단위 소자는 시뮬레이션을 통해 구한 누적 방사선량에 따른 $V_g-I_d$ 곡선을 통해 방사선에 의한 누설전류를 효과적으로 억제함을 확인하였다. 또한, Global Foundries(GF, 구 IBM Microelectronics)의 180-nm 상용 공정을 통해 제작한 단위 소자에 Co-60을 이용한 감마선을 300 krad(Si)만큼 조사하여도 정상적으로 동작함을 확인하였다.
세 번째 주제는 단일 사건 영향 및 누적 이온화 영향에 강인한 벌크 실리콘 기판 상의 단위 소자를 제안한 것이다. 기존의 단위 소자와 비교하여, 제안한 내방사선 단위 소자는 더미 게이트, p+ 레이어, 더미 드레인, n-웰, 딥 n-웰을 가지는 구조이다. 누적 이온화 영향에 의해 발생 가능한 누설전류 경로 형성을 억제하기 위해 드레인과 소스를 측면 절연층과 분리하는 p+ 레이어와 더미 게이트 구조를 이용한다. 단일 사건 영향으로 인해 발생하는 펄스 전류(Pulse current)를 감소시키기 위해 더미 드레인, n-웰, 딥 n-웰 구조를 이용한다. 시뮬레이션 및 방사선 조사 실험을 통해 구한 $V_g-I_d$ 곡선을 통해 누적 이온화 효과에 의한 누설전류를 효과적으로 억제함을 확인하였으며, 고 에너지의 양성자가 입사할 때의 드레인 펄스 전류 곡선을 통해 단일 사건 효과에 의한 영향을 효과적으로 감소함을 확인하였다. 또한 제안한 단위 소자로 구성된 SRAM을 제작하여 1 Mrad (Si)만큼의 누적 방사선을 조사하여도 100.0 MeV의 에너지를 가지는 양성자를 \3.8 \times 10^{13} protons/cm^2$ 만큼 입사하여도 정상 동작함을 확인하였다. 단위 소자와 SRAM은 Magna & Hynix의 $0.35-\mum$ 공정을 이용하여 제작하였다.