As the operating speed of the CDR gradually increases, digital CDRs with high operation reliability are increasingly preferred. The complex signal processing capabilities of digital circuits can provide a variety of functions that conventional analog CDRs could not. This dissertation presents a digital signal processing method that extracts optimal loop gain of CDR and frequency of input data from BBPD output. We describe the concept and operation of a smart CDR that incorporates these algorithms and a loop filter. The proposed algorithms were measured with ICs fabricated at 40nm and 65nm, respectively.
CDR의 동작 속도가 점차 증가하면서 동작 신뢰도가 높은 디지털 CDR이 점차 선호되고 있다. 디지털 회로의 복잡한 신호처리 능력은 기존의 아날로그 CDR이 할 수 없었던 다양한 기능들을 제공할 수 있다. 이 논문은 BBPD output에서 최적의 loop gain과 입력 data의 frequency 를 추출하는 디지털 신호처리 방법을 제시한다. 그리고 이런 알고리즘들이 loop filter와 통합된 스마트 CDR의 개념과 그 동작을 서술한다. 제안된 알고리즘들은 각각 40nm와 65nm CMOS 공정으로 제작된 IC들로 측정되었다.