a power-efficient equalization techniques is proposed for a high data-rate multi-standard wireline re-ceiver. First, a low-frequency-equalizing continuous time linear equalizer (LFE-CTLE) compensates for not only the short-term inter-symbol interference (ISI) from high-frequency channel loss but also the long-term ISI from the low-frequency channel loss without additional power consumption compared to the previous CTLE. LFE-CTLE can reduce the required number of taps and power consumption of the following decision feedback equalizer (DFE). A 2-tap speculative DFE adopts 4-phase clocking techniques to reduce the number of summation nodes and latches for low-power consumption. The proposed receiver is designed in 65-nm LP CMOS technology with 1.-2V supply voltage. It can achieve 28-Gb/s data rate with a 24-mW power efficien-cy.
고속 다 표준 유선 직렬 통신을 위한 효율적인 전력 소모구조의 이퀄라이저 기술이 제안되었다. 첫째로, 저주파 대역 보상 이퀄라이저가 내장이 된 연속 시간 선형 이퀄라이저가 제안되었다. 이로 인해 기존의 선형 이퀄라이저와 비교하여 짧은 시간의 inter-symbol interference (ISI) 뿐만 아니라 긴 시간 동안에 걸쳐 남아있는 ISI까지 추가적인 파워 소모 없이 제거가 가능하게 되었다. 그로 인해 결정 부궤환 이퀄라이저의 결정계수를 줄여 전력 소모를 추가적으로 줄일 수 가 있었다. 두 단계 선결정 부궤환 이퀄라이저 구현에 있어서 4개의 위상으로 분주된 주파수 기법을 이용하여 부궤환 이퀄라이저의 하드웨어를 줄일 수 있었고 그로 인해 저전력 설계가 가능하게 되었다. 제안된 이퀄라이저는 SAMSUNG 65-nm LP CMOS technology에서 제작이 되었고 1.2V 전압에서 구동이 되었다. 최종적으로 28Gb/s의 전송속도 내에서 24-mW의 전력 소모를 가지게 되었다.
