A demand for flash memory is expected to increase drastically, propelled by sales of smart devices such as smart phone and smart tablet. Although flash memory has been widely used as the storage device so far, the memory chip manufacturers are preparing the next generation non-volatile memory which has a better performance such as higher capacity, higher bandwidth and lower power consumption. In the emerging area of non volatile memory, phase change memory (PCM) is the most promising candidate to replace flash memory. In this thesis, overdrive write techniques are introduced to improve the performance of PCM write operation.
In chapter 1, the characteristics of the PCM cell material, GeSbTe (GST) and the conventional PCM cell structure using the GST are introduced. A basic operational principle for the cell programming is also presented.
In chapter 2, a write driver with an auto-scaling overdrive method is presented. The proposed overdrive method significantly reduces the rise time of the cell-current pulse for bit-line parasitic components of 3 pF and 6 kΩ, and it lowers the complexity of the overdrive control using an adaptive charge amplification technique. A rise time of less than 15 ns is achieved and shortened up to 4.7 times, and the total write-throughput is increased. The rise time is reduced consistently for all levels of the target-current by the auto-scaling effect. Therefore, cell heating control becomes more linear in program-and-verify (PNV) operation. Due to its simple adding-on structure, it is easily compatible with a conventional write driver. A prototype chip was implemented using a 0.18-$\mu$m CMOS process. It is also applicable to smaller-scale technology.
In chapter 3, a write driver with a bit-line delay calibration for phase change memory applications is presented. A spike-shaping based overdrive technique greatly reduces the cell current settling time as well as minimizes its variation for variable cell locations. Thus, the transferred heating power for variable cell points becomes almost equivalent and the target cell resistance can quickly changes to the desired value even under high cell density condition. The proposed current driving scheme reduces the cell current settling time by 30 ns and minimizes the settling time variation by 83% for variable cell location. This chip was fabricated in 0.11 $\mu$m CMOS.
최근의 스마트 폰과 태블릿과 같은 스마트기기의 판매량 호조에 따라 플래시 메모리의 수요는 더욱 급격히 증가할 것으로 예상된다. 지금까지 비록 플래시 메모리가 저장 장치로 광범위하게 사용되고 있음에도 메모리 제조사들은 고용량, 높은 대역폭 및 저 전력의 성능을 가진 차세대 비휘발성 메모리를 준비 개발하고 있다. 첨단의 비휘발성 메모리 중에서 플래시 메모리를 대체할 만 수준으로 가장 각광 받고 있는 것이 바로 상변화 메모리이다. 본 논문에서는 상변화 메모리의 쓰기 동작 성능 향상을 위한 과구동 기술에 대한 설계 방법을 제안하였다.
제 1 장에서는 상변화 메모리 셀로 이용되는 GeSbTe (GST) 물질의 특성과, 셀의 기본구조, 그리고 기본적인 쓰기 동작에 대한 원리를 소개하였다.
제 2 장에서는 auto-scaling 과구동 방법을 이용한 쓰기 구동장치를 제안하였다. 제시된 과구동 방법을 통하여 6 kohm의 기생 저항 및 3 pF 의 기생 용량을 갖는 비트 라인에서 셀 전류 펄스의 상승시간이 급격히 줄어들게 된다. 또한 적정 전하 증폭 기술 (adaptive charge amplification) 을 이용하여 과구동 제어 방법의 복잡성을 낮추었다. 이런 방법을 통해 15 ns 보다 낮은 수준의 안정 시간 (settling time) 을 획득하였고 이는 과구동을 이용하지 않았을 때 보다 4.7 배가 낮아진 수준이 되며 이로 인해 전체 쓰기 처리량 (throughput) 이 증가하게 된다. 또한 auto-scaling 효과에 의해 모든 타겟 전류 레벨에서 상승 시간이 동일한 양으로 감소하게 된다. 따라서 program-and-verify (PNV) 동작에서 셀 가열 제어가 보다 선형적으로 이루어지게 된다. 본 구조는 복잡도가 낮기 때문에 쉽게 기존의 쓰기 구동장치에 적용할 수 있다는 장점이 있다. 본 칩은 0.18$\mu$m CMOS 공정을 통해 제작 및 검증이 되었다.
제 3 장에서는, 상변화 메모리의 쓰기 성능 향상을 위하여, 비트라인 지연 보정방법이 적용된 쓰기구동 장치 설계에 대한 내용을 제시하였다. 제시된 spike-shaping 기술은 셀 전류 안정 시간 (settling time)을 상당히 줄여줄 뿐만 아니라 셀 위치에 따른 안정 시간 변화를 최소화 시킬 수 있다. 따라서 셀 위치에 따라 전달되는 열량이 거의 동일하게 되어 셀 집적도가 높은 환경에서도 타겟 셀 저항이 원하는 값으로 좀 더 쉽고 빠르게 바뀔 수 있다는 장점이 있다. 제안한 전류 구동방법은 셀 전류 안정시간과 셀 위치에 따른 안정시간 변화를 각각 약 30 ns 및 83 % 만큼 줄여준다. 본 칩은 0.11$\mu$m CMOS 공정을 통해 제작 및 검증이 되었다.