For the $4^{th}$ industrial revolution, high density and high bandwidth memory are required in various applications. As the semiconductor process technology is developed, in memory hierarchy, the memory performance gap between conventional DRAM and NAND flash memory is widening. The Storage Class Memory (SCM) with high performance and non-volatility are needed to fill the gap. 3D X-Point Memory which is one of the SCM uses Phase Change Memory (PCM) and Ovonic Threshold Switch (OTS) with 2-stacked cross point array structure. Since the narrow space and long interconnection lines with 20 nm process technology, the crosstalk and IR Drop can occur and it decreases the memory endurance and causes the memory operation error. In this paper, 3D X-Point Memory for high performance considering crosstalk and IR drop is designed, modeled and analyzed with Signal Integrity (SI). For the SI analysis, core architecture is designed, PCM and OTS is behaviorally modeled, interconnection RC model and peripheral circuit models are proposed. The designed 3D X-Point memory is simulated, analyzed and verified the high performance considering crosstalk and IR drop.
4차 산업혁명이 진행되면서 다양한 어플리케이션에는 고밀도와 고대역폭의 메모리가 필요하다. 반도체 기술은 발전하면서 메모리 계층에서 기존의 디램과 낸드플래시 메모리 간의 격차가 생기게 된다. 이를 격차를 채우기 위하여 고성능, 비휘발성인 스토리지클래스 메모리가 등장하였다. 삼차원 크로스 포인트 메모리는 스토리지클래스 메모리 중 하나로 상변화 메모리와 오보닉 문턱 스위치를 사용하며 2층의 격자 구조로 되어있다. 20 나노미터 공정을 이용한 크로스 포인트 메모리는 배선 간의 간격이 좁고, 길기 때문에 누화와 전압 강하가 일어나게 되며 이로 인해 메모리 내구성 감소와 동작 오류가 나타나게 된다. 이 연구에서는, 제안한 삼차원 크로스 포인트 메모리의 누화와 전압 강하를 고려하여 신호 무결성 분석을 한다. 분석을 위하여, 전체 아키텍처를 구성, 상변화 메모리와 오보닉 스위치 행동 모델 제안, 배선 모델, 회로 모델을 제안하였다. 제안된 누화와 전압 강하를 고려한 고성능 삼차원 크로스 포인트 메모리를 시뮬레이션, 분석 및 증명하였다.
