With the continuous downscaling of Si-based field effect transistors (FETs), the number of atoms in critical dimensions of such small devices becomes countable.
In this regime, the role of the gate dielectric layer has become an issue of great importance.
The quantum confinement energy and charge distributions in the channel region are considerably affected by the gate dielectric layer and the wave function penetration into oxide may influence the channel/oxide interfacial characteristics.
In particular, the interface stress inevitably generated during gate oxidation gives substantial influences on the electronic properties and has emerged as a dominant effect in the atomistic regime.
In this thesis,
the overall effects of the gate dielectric layers on the performance of Si ultra-thin-body (UTB) FETs have been intensively investigated based on the first-principles density functional theory (DFT).
With various SiO2 structural phases, the atomic models of Si/SiO2 structure are realized by using DFT calculations and those effects on the transport properties are examined through full quantum mechanical non-equilibrium Green's function formalism.
Moreover, the influence of interface stress effects on the UTB device performance is evaluated by the model calculations, where the efficient device simulations become enabled with the reduced computational cost.
The overall results provide significant insight into the importance of considering a gate dielectric layer for the accurate prediction of the performance in nano-scale devices.
실리콘 기반의 전계 효과 트랜지스터 사이즈가 점차적으로 감소하면서 소자를 구성하는 원자의 개수는 셀 수 있는 수준에 이르게 된다.
이에 따라 계면에 대한 효과가 극대화 되면서 게이트 유전체층에 대한 중요도가 증가하게 된다.
채널/유전체층 계면에서는 두 물질 사이의 결합 불일치, 중간 원자가 상태 발생 및 전하 스크리닝 등 다양한 계면 효과들이 발생하게 되고, 특히 게이트 산화과정에서 불가피하게 발생하는 계면 스트레스 효과는 원자 수준 소자의 전기적 특성을 결정짓는 데 상당한 영향을 미치게 된다.
본 학위 논문에서는, 게이트 유전체층에 의해 발생하는 여러가지 효과들이 실리콘 초박형 트랜지스터 소자 특성에 미치는 영향을 제일원리계산 기반으로 연구하였다.
다양한 구조를 갖는 이산화규소 물질이 실리콘 채널영역에 접합되었을 때의 원자 구조를 밀도범함수 이론을 통해 모델링하고 비평형 그린함수 방법으로 소자의 수송 특성을 분석하였다.
더 나아가, 게이트 유전체층에 의해 발생하는 계면 스트레스 효과에 대한 심층적인 연구를 수행하였고, 이를 통해 소자 시뮬레이션을 효율적으로 수행할 수 있는 모델 계산에 대한 가능성을 제시하였다.
본 연구의 결과는 나노 수준의 소자 성능을 정확하게 분석 및 예측하기 위해서는 반드시 게이트 유전체층을 고려해야 한다는 중요성을 보여준다.
