Molybdenum disulfide (Mo$S_2$) has attracted the interest recently since the successful exfoliation of graphene thin flakes. Field effect transistors using Mo$S_2$ thin flakes have recently been demonstrated and it shows rising potential for various applications. However, variations of electrical and optical characteristics are often observed in Mo$S_2$ devices in gate bias stress induced or illuminated environment. The stability and reliability is important for their use as a channel material in various applications. In this work, Mo$S_2$ FETs with Si$O_2$, $Al_2 O_3$ and hBN as a gate dielectric are fabricated by using gold mediated exfoliation method and pick up transfer method of Mo$S_2$ flakes. We studied the threshold voltage instability under gate bias stress condition. In particular, the measurement of transfer curves under positive and negative gate bias stress is implemented. Threshold voltage shifts are observed in the measurement and we checked the charge trapping at the gate dielectric and the interface between channel and dielectric is the critical reason of threshold voltage instability. Mo$S_2$ FETs with different dielectrics shows a different tendency of threshold voltage shift. We also measured the temporal evolution of gate bias stress-induced photoconductive characteristics, and different current decay phenomenon is observed in each dielectric. Threshold voltage shift and current decay were fitted using stretched exponential functions and parameters which reflect the characteristics of charge trapping mechanism are extracted. The results of this study will be beneficial in understanding of dielectric effects in Mo$S_2$ FET devices and its electrical and optical stability.
이황화몰리브덴은 그래핀의 얇은 플레이크의 박리가 성공적으로 이루어진 후로부터 최근까지 많은 주목을 받고 있다. 이황화몰리브덴을 채널 물질로서 이용한 트랜지스터는 다양한 분야에 응용될 잠재력을 갖고 있다. 하지만 이 트랜지스터의 전기적, 광학적 특성이 게이트 바이어스나 빛에 의해 변화하는 것이 관측되었다. 따라서 이를 다양한 분야에 응용하기 위해서는 안정성, 신뢰성을 확인하는 것이 매우 중요하다. 본 연구에서는 각각 이산화실리콘, 산화알루미늄, 육방정 질화붕소를 유전체로 갖는 이황화몰리브덴 트랜지스터를 이황화몰리브덴 플레이크의 골드를 이용한 박리법, 픽업 전사법을 이용하여 제작하였고, 게이트 바이어스 스트레스 조건에서 문턱전압의 불안정성을 측정하였다. 특히 양과 음의 게이트 바이어스를 인가하고 전달 특성을 확인하였다. 측정을 한 결과 문턱전압의 변화가 관측되었고 우리는 이것이 게이트 유전체, 채널과 유전체 사이의 계면에서의 전하 트랩이 주된 원인인 것을 확인하였다. 각각 다른 유전체를 갖는 이황화몰리브덴 트랜지스터의 문턱전압 불안정성이 서로 다른 경향을 보였다. 또한 우리는 게이트 바이어스 스트레스에 의해 유발된 광전도 특성을 확인하였고, 각각의 트랜지스터에서 다른 전류 감쇠 현상이 관측되었다. 문턱전압의 변화와 전류 감쇠를 펼쳐진 지수 함수로 근사하여 전하 트랩 메커니즘의 특성을 반영하는 파라미터들을 추출하였다. 이 연구의 결과는 이황화몰리브덴 트랜지스터의 유전체 효과와 이것의 전기적, 광학적 안정성을 이해하는 데에 도움이 될 것이다.
