Frequency tripler design for terahertz region is presented in this thesis. For harmonic generation, n-varactor is implemented in 65nm CMOS process as nonlinear device. In addition, a newly proposed frequency tripler adopting this device is also presented in this thesis. A proposed circuit can increase the accuracy of the design and conversion efficiency compared to conversional works. Especially, by considering $2^{nd}$ harmonic voltage swing effect, efficient $3^{rd}$ harmonic generation can be achieved. The proposed frequency tripler is designed and implemented in TSMC 65 nm technology. The simulation results of the proposed freuquency tripler show 23.48 dB conversion loss and -12.26 dBm EIRP with 0dBm DC power consumption at input frequency of 230 GHz and output frequency of 690 GHz.
본 논문은 테라헤르츠 영역에서의 주파수 체배기 디자인과 관련된 내용을 다루고 있다. 고조파 생성을 위해서 n형 MOS 버랙터를 사용했으며, 큰 비선형성을 갖는 해당 소자를 수식적으로 분석하였다. 또한 이를 고조파 생성의 코어로 사용하는 주파수 세체배기를 TSMC 65 nm 공정을 통해 설계 및 제작 완료하였다. 해당 주파수 세체배기는 기존의 주파수 체배기와 비교하였을 때 더 효율적인 고조파 생성이 가능하도록 설계되었으며 또한 보다 더 정확한 디자인이 가능한 구조이다. 실제 post layout 결과를 포함한 시뮬레이션 결과 230 GHz 입력 주파수와 690 GHz 출력 주파수에서, 23.48 dB의 변환 손실을 나타내었으며 -12.26 dBm의 EIRP를 가지며, 0dBm의 DC 출력 소모가 예상 되었다.