Neuromorphic circuits include complex blocks and SRAM to implement functions, which can be reduced to several gates by using stochastic computation (SC). SC is based on stochastic computation and represents a real number as a bit stream that consists of randomly shuffled 0s and 1s. To make bit streams, a lot of stochastic number generators (SNG) are utilized, which increases area and threatens benefit of SC. However, configuration of SNG should be changed carefully because it affects accuracy of SC. In this paper, LFSR sharing technique that based on random wiring within a subset of LFSR, is proposed. Proposed method reduces area and secures prediction accuracy, at the same time. From the experiment using 28nm library, circular shift and proposed method both reduce area by 86%, while degrade prediction accuracy 52% and 11%, respectively.
현재까지 구현된 뉴로모픽 회로들은 복잡한 블락과 SRAM을 수반한다는 문제점이있다. 이러한 문제는 확률 기반 연산법을 이용함으로써 해결 할 수 있다. 확률 기반 연산법은 값을 무작위로 섞인 0과 1의 숫자열을 이용하여 표현하고, 이를 활용해 연산을 수행하는 방법이다. 이 방식을 이용하면 뉴로모픽 회로를 몇 개의 게이트로 간단히 대체 할 수 있다. 한편, 숫자열을 만들기 위해 숫자열 생성기가 사용된다. 그런데 이는 면적을 증가시킴으로써 확률 기반 연산법의 장점을 약화시킨다. 따라서 숫자열 생성기의 구현법은 변경 될 필요가 있으나, 이로 인해 연산 정확도가 낮아질 수 있기 때문에 반드시 신중히 수행되어야 한다. 따라서 본 논문에서는 면적을 낮추면서도 예측 정확도를 높일 수 있는 숫자열 생성기의 구조를 제안하였다. 28 나노미터 공정을 이용하여 실험해본 결과, 기존 방법과 제안한 방법 모두 면적을 86% 감소시켰다. 기존 방법은 예측 정확도를 52%나 감소시킨 반면에, 제안한 방법은 감소량이 11%에 그쳤다.
