This thesis explains the THz response of a CMOS exploiting drain current non-linearity as expressed by two-dimensional expansion of Taylor series. The model describes the response over all possible biasing conditions and takes loading effects of measurement environment in to account. It provides valuable insight into the opera-tion of THz power detector and predicts optimum device dimensions, detector topology, biasing conditions, and readout mode for maximum responsivity and minimum NEP. The model has been verified through measurement results and serves as the basis for designing high performances THz receivers and imagers which are also de-scribed in this thesis.
제안한 drain current의 비선형 모델은 THz 전력검출기를 가능한 모든 영역에서 설명할 수 있다. 이 모델을 이용하여 우리는 device의 최적의 dimension, bias point, detector topology 그리고 readout mode의 최대 반응도와 최소 NEP를 예측할 수 있다. 이 모델은 안테나 임피던스, 매칭 네트워크, 게이트-드레인 전압, 로딩 효과까지 고려하여 설명한다. 또한 차동 패치 안테나, FET 검출기, 매칭 회로를 포함한 0.5 THz detector를 다양한 패턴을 고려하여 제작하였다. 제작한 소자를 측정한 결과와 제안한 비선형 모델 시뮬레이션 결과는 상당히 일치하였다. 따라서, 제안한 모델을 통하여 회로를 만들기 전에 반응도와 NEP를 예측할 수 있고, 원하는 Application에 따른 THz 전력 검출기를 만들 수 있다. 이 모델의 한계점은 모든 parasit-ic capacitance들을 고려하지 못한 점과 non-resonant response 현상만 설명할 수 있다는 점이다. 향후에는 Volterra series를 이용하여 훨씬 더 정교하게 THz 검출기를 설명 및 분석할 수 있을 것이다.
우리는 THz 기술의 통신용 사용 가능성을 확인하기 위해서, 500GHz, 10Gbps의 수신기를 제작 검증 하였다. 특히, 제작된 수신기에서 모듈레이터 부분은 향후에 더 향상시킬 여지가 있다. 또한 CMOS공정에서 500GHz 송신기는 도전적인 주제인데, 향후에500GHz 송신기까지 제작 완료한다면 우리는 마침내 완전한 500GHz 송수신기를 구현할 수 있을 것이다.
또한 THz 실시간 비디오 카메라도 연구중에 있다. Modulation 구조를 사용하여 noise perfor-mance를 향상 시키는 방향으로 진행중에 있다. Modulation을 사용함으로써, 픽셀 당 integra-tion time은 줄어들게 되고 따라서 frame rate가 향상될 것이다. 게다가, detector의 1/f noise도 피할 수 있게 된다.
THz 기술은 잠재력이 많은 분이고, 이를 더 발전시켜 여러 분야의 응용연구에 실질적인 활용이 기대된다.
