Capacitance-to-digital converters (CDC) help transform a change in capacitance, usually coming from a capacitive sensor, into an exploitable digital word. The various performance characteristics expected from these type of circuits makes their design particularly challenging. Therefore, CDC designs are diverse and involve many different techniques each one with its own set of advantages and disadvantages. This thesis proposes a CDC based on power detection which consists in relating a variation in capacitance to a change in power by means of the attenuation of an input fundamental tone passing through a low-pass filter that contains the capacitive element to be interfaced. Recently, research has focused on widening the capacitive range and resolution of these circuits.
High resolution CDCs usually have severe capacitance range limitations or high power consumption which limits their applications. This thesis describes a highly adaptable 16-bit CDC based on power detection with wide capacitance range (nearly 1 nF) whose power consumption, measuring time and circuit capacitors are fixed and independent from the actual capacitance measurements regardless of the sensor's capacitance size. This CDC counts with a variable capacitance resolution which can be adjusted depending on the requirements of each sensor. Additionally, its multistage power detector provides the CDC with three different sensitivity rates making it possible to interface one capacitive sensor with three different sensitivities or three different sensors with their own sensitivity requirements each. This high versatility relies on the different configurations of the system as well as on two main blocks: the multi-stage power detection block and the low-pass filter that includes the variable capacitive element. An on-chip low-pass filter was added to prove the method’s reliability for on-chip applications. The circuit was designed using a TSMC $0.25-\mu m$ CMOS technology, operates at a single 2.5-V supply, and consumes less than 1.86 mW.
커패시턴스를 측정하는 데 있어서 전력검출을 이용한 방식이 제시되었다. 이에 관하여 전력 검출에 기반한 capacitance-to-digital converter (CDC) 의 설계방법과, 다른 일반적인 CDC 와 비교했을 때의 특징과 장점들을 다루었다. 전력 검출에 기반한 CDC의 주된 장점으로는, 측정할 수 있는 범위가 넓고 커패시턴스 검출시간이 고정되어 있으며, 작은 범위 및 큰 범위의 커패시턴스 (on-chip 및 off-chip) 모두 측정이 가능함을 들 수 있다. 또한 전력 소모량을 조절할 수 있으며, 어떠한 기준 커패시터가 있더라도 그에 독립적으로 동작이 가능하다.
여러 단계를 갖는 전력 검출기는 CDC의 동작에 가장 중심이 되는 부분이다. 이는 서로 다른 감도의 크기, 검출 가능한 최대 커패시턴스 범위 및 그 해상도를 결정한다. 여기서 제안된 CDC는 1개의 센서를 3가지의 다른 감도로 인터페이스 하거나, 혹은 3개의 센서를 각각 정해진 감도로 인터페이스 할 수 있다. 또한 CDC가 검출할 수 있는 커패시턴스 범위는 1 nF 에 가까우므로, 하나의 칩에서 다양한 종류의 커패시터형 센서를 인터페이스 할 수 있다. 이를 이용해서 실제로 넓은 범위의 커패시턴스를 성공적으로 측정하였다. 그리고 칩에 상당량의 기생 커패시터가 존재함에도 불구하고 작은 커패시턴스의 변화의 측정에 성공하였으며, 이는 본 IC가 기생성분에 강하다는 특징을 보여준다. 제작된 IC에서 발견된 문제점들은 layout의 대칭성, bias 회로의 변동 및 IR drop에 의한 전압 감소부분을 개선하면 쉽게 해결될 수 있다.
전력 검출에 기반한 CDC는 적응성이 뛰어나지만 그로 인해 회로 설계의 복잡도가 증가하는 측면이 있다. 하지만 이 적응성을 이용하면 커패시턴스 인터페이스 회로의 매우 다양한 분야에 응용 이 가능하다. 요약하면, 커패시터형 센서 인터페이스에 있어 새로운 방식인 전력 검출 방식을 사용하였고, 이런 형식의 CDC를 사용했을 때 센서에 대한 회로의 최적화 및 성능 향상에 있어 더 큰 가능성이 있음을 보여준다.
