As the interest for high resolution with large size displays increases, the performance of their driving devices becomes critical factor. The devices for the driving high-end display should have high performance with high mobility and low driving voltage. The thin-film transistors (TFTs) with amorphous oxide semiconductor (AOS) as active layer have been attracted much attention due to their stellar performances, easy fabrication and scalability. For the implementation of ultra-high resolution with large area display, the high mobility with high stability of TFTs are essential. Hence the materials for active layer, such as indium zinc oxide (IZO), Al-doped indium tin zinc oxide, indium gallium zinc oxide and zinc oxynitride have been actively researched. However, not only mobility but also reducing parasitic capacitance in device is also critical for high performance. Among the several TFTs structures, top-gate self-aligned (SA) TFT has been regarded as the best for the Super-High Vi-sion (SHV) displays due to the smallest parasitic capacitance between the source/drain and the gate electrode. In addition, recently, the unusual structure, vertical TFT (V-TFT) are proposed as good candidate for the high-end display, which channel is vertically aligned. The V-TFT has advantages to drive the device in low voltage condition. In addition, it has very small foot print, so it makes possible to realize much higher device-packing densities.
However, there are several concerns in processing high mobility top-gate SA oxide TFT and V-TFT. For the high mobility top-gate SA TFT, the gate insulator process is critical in controlling threshold-voltage and securing high stability. The conventional plasma-enhanced chemical vapor deposition (PECVD) process should be per-formed at high temperature to get high quality gate insulator of $SiO_2$. High temperature process for $SiO_2$ deposi-tion during the top-gate oxide TFT fabrication, however, induces degradation of the channel layer to result in negative threshold-voltage shift of TFT due to the hydrogen (H) incorporation into the active layer. This phe-nomenon becomes more serious as the mobility of TFT increases. Obtaining high quality GI without any degra-dation of oxide TFT therefore is very difficult in the top-gate structured oxide TFTs with high mobility and good stability. For the fabricating V-TFT, it is hard to obtain the vertically aligned active and gate insulator with con-ventional deposition methods, such as PECVD and sputter due to not perfect step-coverage. Therefore, new strategies for the high-end display driving device are necessary.
Plasma-enhanced atomic layer deposition (PEALD) process is a good methodology to result in high quality with outstanding uniformity at relatively low temperature and excellent step coverage. In hence we investigated feasibility of indium zinc oxide (IZO) and $SiO_2$ processed by PEALD on oxide TFT as active and gate insulator respectively. Here we successfully deposited the IZO by using PEALD method and applied to the bottom-gate bottom-contact structured TFTs. Actually, to deposit multi-components films by means of ALD, the layers with single-composition are deposited by alternate stack. However, it is not appropriate for the active layer because, each single-composition layers are poly-crystalline phase and it shows degraded mobility characteristics due to electron scattering at grain boundaries. Here, the new method of ALD process for the deposition of amorphous and homogeneous films was suggested. The two kinds of cation precursors were injected to reaction chamber and chemisorbed on substrate. After that, they are oxidized simultaneously by $O_2$ plasma and obtain one atom-ic-layer of IZO. By repeating this step, the desired thickness of IZO was deposited. Their chemical, physical and electrical characteristics were analyzed by using X-ray photoelectron spectroscopy (XPS), X-ray diffraction (XRD), transmission electron microscopy (TEM) and Hall measurement. From the XPS, the films processed by PEALD contains the indium and zinc simultaneously, so the IZO films were successfully grown by using PEALD. In addition, we find out that IZO films by means of PEALD are amorphous phase from the XRD and TEM. The devices with IZO films processed by PEALD show reasonable mobility of over $16 cm^{2}/V \cdot s$ with outstanding positive bias temperature stress (PBTS) and negative bias temperature stress (NBTS) stability characteristics.
We also applied gate insulator processed by PEALD to the devices and confirmed the feasibility of PEALD for the gate insulator deposition process. We compared the TFTs with gate insulator processed by PEALD and conventional PECVD in top gate structure we high-mobility active layer, IZO. The TFTs with PEALD process shows outstanding transfer characteristics before and after thermal annealing, however, the TFT with PECVD process shows degraded turn-on voltage with significantly shifted to negative direction. The device with PEALD process also shows reasonable PBTS and NBTS stability characteristics even the device shows high mobility of over $32 cm^{2}/V \cdot s$. As a results, the feasibility of active and gate insulator processed by PEALD for the high-performance TFTs was confirmed.
고해상도, 대면적의 디스플레이에 대한 관심이 커짐에 따라, 이를 구동하고자 하는 소자의 성능이 주요한 요소로 대두되고 있다. 고성능의 디스플레이 구동을 위해서 소자는 고이동도를 가지고 낮은 전압에서 동작을 해야한다. 기존의 비정질 실리콘 박막 트랜지스터와 저온 결정화 실리콘 박막 트랜지스터가 가지는 이동도, 그리고 균일도 문제를 모두 해결해줄 대안으로 비정질 금속 산화물 반도체를 이용한 박막 트랜지스터가 큰 관심을 끌고 있고 고성능 디스플레이 구동용 소자의 후보로 주목 받고 있다. 하지만 현재 디스플레이 산업에서는 좀더 높은 해상도, 대면적화를 원하고 있고, 이에 구동 소자 역시 고이동도, 균일도 등에 대한 연구가 주를 이루었다. 고이동도를 위한 활성층 연구로 인듐 징크 옥사이드, 알루미늄이 도핑된 인듐 징크 틴 옥사이드, 인듐 갈륨 징크 옥사이드, 징크 옥시 나이트라이드 등이 발표 되었다. 하지만 고성능 디스플레이 구동을 위해서는 회로가 빠른 속도로 동작해야 하기 때문에, 소자의 이동도 뿐만 아니라, 구조 역시 이에 맞춰 개선 되어야 한다.
구동 회로의 속도를 늘리기 위해서는 resistance-capacitance (RC) 지연의 개선이 필요한데, 이에 top-gate self-aligned 구조가 가장 좋은 후보이다. 그리고 최근 수직 구조의 박막 트랜지스터 역시 연구되기 시작하였는데 이는 낮은 전압에서도 높은 전류를 얻을 수 있고 매우 작은 사이즈를 가지기 때문에 소자들을 매우 고밀도로 형성 시킬 수 있다. 이는 고해상도, 대면적 디스플레이를 구동하는데 적합하다. 하지만, 이 구조에서 수직으로 형성된 활성층과 게이트 절연막을 얻어야 하는 어려운 점이 있다.
기존의 산화물 박막 트랜지스터를 위한 박막을 증착하는 방법으로 스퍼터링 방법과 플라즈마 화학 기상 증착법이 주로 사용된다. 특히 스퍼터링 방법으로 산화물 박막 트랜지스터의 활성층을 주로 증착하고, 플라즈마 화학 기상법으로는 게이트 절연막을 주로 증착한다. 하지만 앞서 언급한 top-gate self-aligned 구조에서 플라즈마 화학 기상 증착법을 이용한 게이트 절연막을 고품질로 증착하기 위해서는 비교적 높은 온도 분위기가 필요하고, 이는 채널층으로의 수소 주입 현상이 일어난다. 이는 저이동도의 활성층 물질을 사용할 때는 크게 문제가 되지 않으나, 고이동도의 활성층 물질은 기존에 많은 양의 캐리어를 가지고 있어, 외부로 유입되는 shallow donor에 민감하게 반응한다. 이는 소자에서 문턱 전압이 음의 방향으로 이동시켜, 원하는 전기적 특성을 얻기 힘들게 하는 문제가 있다. 또한 스퍼터링 방법과 플라즈마 화학 기상 증착법은 비교적 나쁜 step-coverage 특성으로 최근 각광받고 있는 수직 박막 트랜지스터에 적용하기 어려운 상황이다.
플라즈마 원자층 증착법은 비교적 낮은 온도에서도 좋은 품질의 박막을 얻을 수 있고, 매우 뛰어난 step-coverage 특성을 가지고 있어 위의 고성능 디스플레이용 구동 소자에 적용하기에 적합한 방법이다. 이에 활성층인 인듐 징크 옥사이드와 게이트 절연막인 실리콘 옥사이드를 플라즈마 원자층 증착법을 이용하여 증착하였다. 현재 다조성계의 박막을 원자층 증착법으로 증착하기 위해서 단일 조성의 서로 다른 박막을 번갈아 증착하여 super-lattice 구조로 증착하고 있다. 하지만 위와 같은 방법의 경우, 각 단일 조성의 박막을 poly-crystalline 구조이고 이는 활성층에 적용하였을 때, grain-boundary에 의한 전자의 scattering으로 전기적인 특성이 감소될 수 있다. 이에 새로운 방법으로, 서로 다른 종류의 전구체를 반응 챔버에 주입하여 동시에 산소 플라즈마를 이용하여 산화시켜, IZO 박막 한 원자층을 증착, 본 과정을 여러 번 반복하여 원하는 두께의 다조성계의 IZO 박막을 증착하였다. 본 방법으로 증착한 박막의 전기적, 물리적인 특성을 확인하였고 본 박막들을 실제 산화물 박막 트랜지스터에 적용하였다. 분석 결과 성공적으로 인듐과 징크 조성을 동시에 가지는 인듐 징크 옥사이드 박막을 비정질상으로 성공적으로 증착할 수 있음을 확인하였다. 플라즈마 원자층 증착법으로 올린 인듐 징크 옥사이드박막은 bottom-gate bot-tom-contact 구조의 소자에 적용하였고, 이동도 $16 cm^{2}/V \cdot s$ 이상의 좋은 전기적 특성을 보였다. 그리고 매우 훌륭한 positive bias temperature stress (PBTS) 와 negative bias temperature stress (NBTS) 신뢰성 특성을 보였다. 플라즈마 원자층 증착법으로 형성한 실리콘 옥사이드박막은 top-gate self-aligned 구조를 모방하여, 비교적 제작이 용이한 top-gate staggered 구조의 박막 트랜지스터에 적용하여 소자 특성을 확인하였다. 비교군으로 기존에 많이 쓰이는 플라즈마 화학 기상 증착법을 이용한 실리콘 옥사이드를 게이트 절연막으로 사용하여 소자 특성을 분석 및 비교하였다. 그 결과, 기존 플라즈마 화학 기상 증착법을 이용한 소자는 열처리 전, 후 모두 문턱 전압이 크게 음의 방향으로 치우쳐져 있는 반면, 플라즈마 원자층 증착법을 이용한 게이트 절연막을 가지는 소자는 거의 0에 가까운 문턱 전압을 가지면서 우수한 소자 특성을 보였다. 본 실험 결과 및 분석을 통해, 플라즈마 원자층 증착법을 이용한 활성층과 게이트 절연막의 소자 적용에 대한 적합성을 확인할 수 있었다.