Graphene has attracted great attention due to its exceptional electronic properties, especially ultrahigh carrier mobility, which has been known as theoretically about $200,000 cm^{2}/V\cdot s$. But it has been practically degraded until $10,000 \sim 15,000 cm^{2}/V\cdot s$, on substrate by forming charge puddle effect which is inhomogeneous charge distribution. Based on first-principles calculations, we herein scrutinize the atomistic origin of charge puddle effect and explore its recovery using self-assembled layer. To create realistic amorphous $SiO_2$ slab, we also carry out force fields (FF) molecular dynamics (MD) simulations. The charge puddle is influenced by charged impurities of graphene on $SiO_2$ substrate, especially formed by oxygen defects and surface roughness, rather than graphene ripples. Moreover, we will show that this charge inhomogeneity is greatly reduced by inserting 3-aminopropyltriethoxysilane (APTES) self-assembled monolayer (SAM), resulting in screening effect, and by treating n-hexatriacontane (HTC, $C_{36}H_{74}$) self-assembled layers, resulting in the lift of graphene from $SiO_2$ surface. We expect that this study will provide great insight on graphene-based electronics.
그래핀은 이론적으로 약 $200,000 cm^{2}/V\cdot s$ 의 뛰어난 전하 이동도를 가지는 소재로 알려져 있다. 그러나 실제로 실리카 기판 위에 증착 되면서 그래핀에 전하가 불균일 하게 분포하는 전하 웅덩이가 형성되며 약 $10,000 \sim 15,000$ $cm^{2}/V\cdot s$ 까지 전하 이동도가 감소하는 것이 밝혀졌다. 이는 그래핀 기반 전자 소자의 개발 및 발전에 큰 장애물이 될 수 있다. 본 논문에서 우리는 제 1원리에 기초하여 그래핀에 형성된 전하 웅덩이를 원자론적 시점으로 전자 구조를 면밀히 관찰 하고 이를 해결할 방법을 모색하였다. 또한, 실제 실리카 기판과 유사한 모델을 만들고 자가 정렬된 알칸 분자층의 영향을 모색하기 위해서 분자동역학 시뮬레이션을 수행하였다. 그래핀의 전하 웅덩이 형성에는 그래핀의 물결 모양보다는 $SiO_2$ 기판으로부터 형성된 전하 불순물이 영향을 주는 것을 확인 하였다. 또한, 실리카 표면에 3-아미노프로필트리에톡시실란 (APTES) 자가 정렬 분자층을 처리하는 방법과 그래핀 위에 자가 정렬된 알칸 분자층을 증착하므로써 그래핀을 실리카 표면으로부터 들어 올리는 방법 등을 통해 전하 웅덩이의 형성이 억제 되는 것을 확인하였다. 이런 발견은 그래핀 기반 전자 소자의 개발 및 발전에 중요한 영향을 줄 것이다.
