In this thesis, the fabrication methods of GaAs MESFET with recessed gate structure on VPE grown wafers were presented.
After source and drain ohmic contacts, the active layer was chemically etched to the thickness below 2000 Å. The active layer thickness was controlled by monitoring the resistance between source and drain during etching.
As a result of the channel etching, the depletion mode and enhancement mode FET were fabricated. And the breakdown voltage between gate and drain was increased.
이 논문에서는 VPE 방법에 의해 epitaxial layer가 길러진 GaAs wafer 위에 Recessed Gate의 구조를 가지는 MESFET을 제작하는 방법이 소개 되었다.
Source와 Drain 사이의 Active Layer는 화학적인 식각 방법에의 얇게 조절되었으며, 식각도중 Source와 Drain간의 저항을 측정함으로서 두께의 조절이 가능하다. Gate가 얹어지는 부분의 Active Layer 두께가 얇아져서 Depletion mode FET는 Enhancement mode FET도 제작 가능하였다. 그리고 Recessed Gate의 구조를 가짐으로써 Gate와 Drain간의 Breakdown 특성이 향상되었음을 알 수 있었으며 식각되는 두께가 두꺼워 질수록 Breakdown voltage가 높아지는 것을 관찰 할 수 있었다.
