For a bit-sliced processor system to tolerate module (or slice) failures, the module interconnection is very important. Interconnection structure must be regular because of the property of the bit-sliced system. Switching the faulty modules can be done by the mechanism which selectively activates and deactivates interconnections between modules by the control of the switching control unit. In order to tolerate any failure this paper proposes the generalized basic module and its application to the generalized distributed reconfiguration scheme. Generalized distributed reconfiguration scheme improves the shortingcomings of the distributed reconfiguration scheme. It is applied to the bit-sliced modular system which has an array structure. The reliability improvement of the generalized distributed reconfiguration scheme over the distributed reconfiguration scheme is confirmed by the computation of the MTTF. An architecture of the fault-tolerant bit-sliced processor system is proposed.
본 논문은 여분의 비트 스라이스 모듈들을 두어 상호연결을 통해 RECONFIGURATION 으로 어떤 모듈들의 고장을 허용할 수 있는 고장 허용 비트 스라이스 프로세서를 설계하였다.
일반적인 기본적 모듈을 제안하였고 모듈간의 상호연결 알고리즘과 RECONFIGURATION 알고리즘이 개발되었고 RECOVERY 방법이 소개되었다. 신뢰 계산을 통해 일반화된 RECONFIGURATION SCHEME이 더 개선된 신뢰도를 얻을 수 있었다.
그리고, 고장 허용 비트 스라이스 시스템의 ARCHITECTURE를 제안했다.
