The reduction of threshold and punchthrough voltages of short-channel MOS transistors has been investigated experimentally with Si-gate N-channel MOS transistors having gate lengths of 3 to 10㎛. Experimental samples with thinner gate oxides and double boron implantation have been fabricated to reduce these adverse effects.
The transfer characteristics of inverters with saturated enhancement loads and short-channel enhancement drivers and the outputs of 5-stage ring-oscillators have been measured. The results indicate that propagation delay time of less than 10 nsec can be easily achieved with NMOS inverters made with these short-channel EET's.
Channel length가 짧은 MOS trasistor에서 threshold 전압과 punchthrough 전압이 감소하는 현상을 gate length가 3㎛부터 10㎛까지인 Si-gate N-channel transistor를 제작하여 실험적으로 고찰하였다. 또 gate oxide를 얇게 하고 implantation을 두번한 소자를 제작해서 위의 short-channel effect를 줄여 보았다.
Saturation 영역에서 동작하는 enhancement load와 shortchannel enhancement driver로 구성된 inverter의 특성과 5 - stage ring-oscillator의 출력을 측정해 본 결과 본 논문의 실험을 위해 제작한 short-channel FET의 propagation deley가 10 nsec 이하임을 알 수 있었다.
