The fast Fourier transform (FFT) is an efficient algorithm to compute the discrete Fourier coefficients of a finite sequence of data.
In this thesis, a FFT processor is proposed. The proposed processor includes novel design concepts such as the overlapping of arithmetic and memory operations, a simultaneous write-read memory, and pipelined parallel computation of 2 stages of the perfect shuffle network. Control of the processor is implemented by microprogramming technique.
It performs a 8-point FFT in 7 ㎲ at 2-MHz clock rate, and can operate up to a 15-MHz clock. Microprogram control of the system organization provides a flexible processing capability and the pipeline feature provides the maximum utilization of the hardware resources.
고속 푸리에 변환은 한정된 데이타의 분산 푸리에 계수를 계산하는 효율적인 알고리즘인데 이것은 디지탈 신호 처리의 여러 분야에 널리 이용되고 있다. 본 논문에서는 파이프라인 병렬 고속 푸리에 변환에 관한 고찰을 다루고 있다.
먼저 기본적인 radix-2 DIT 알고리즘을 간단히 소개하였고, 고속푸리에 변환과 shuffle network 의 연관성에 대해 설명하였다.
지금까지의 방법은 한 stage 의 단위로 병렬 처리하여 효율을 증가시켰는데 본 논문에서는 동시에 write-read 할 수 있는 기억 소자를 사용하여 2-stage 단위로 계산을 수행할 수 있는 방법을 제시하였다. 그리고 이 프로세서의 제어는 microprogramming 의 방법으로 행하였다.
이러한 파이프라인 병렬 처리 시스템은 종래의 시스템에 비해 훨씬 빠른 처리 속도를 얻을 수 있었고, radix-4 시스템과 성능이 비슷하다는 것을 실험으로 확인하였다.