In this thesis the code conversion of continuously variable slope delta (CVSD) modulation to and from pulse code modulation (PCM) has been studied with emphasis on microprocessor realization in a time sharing mode, performance improvement and comparison between a digital-analg-digital (D-A-D) conversion and a digital-digital (D-D) conversion. Specifically the problem of code conversion between 64K bits/s PCM with μ-255 companding law and 32K bits/s CVSD with 4 bit syllabic companding law and single pole prediction filter has been considered.
The study is proceeded in four arears as follows
First, the quantization effects of the overall conversion system has been studied. Comparing a D-D conversion and a D-A-D conversion schemes analytically and by computer simulation have been done. Optimization of the converter parameter values and word lengths has been done also. The overall system performance in SQNR is 22 to 28 dB, its variation depending on the input signal level.
Second, a new approach to microprocessor realization of a code conversion using bit slice 2900 series has been studied. The control of the overall system is made by microprograms contained in a control store memory. To increase throughput, we have adopted the parallelism of microinstruction format.
Third, In developing the software of the converter, the split multiplication algorithm has been proposed in the environments of interpolation and decimation filters. This enables to reduce the number of multiplication operations significantly.
Lastly, the feasibility of using the converter system in a multichannel environment has been studied. Computer programs developed for simulation of the system are included in a appendices.
본 논문에서는 Adaptive Delta Modulation(ADM) 중에서 가장 널리 쓰여지고 있는 Continuous Variable Slope Delta Modulation(CVSD)와 Pulse Code Modulation(PCM)과의 상호부호 변환기가 연구되었다.
첫째, 상호부호 변환과정에서 Digital 영역에서 직접 Digital 영역으로 부호변환을 하는 방법 ( D - D )과 Digital - Analog - Digital 영역으로 부호변환을 하는 방법( D - A - D )의 양자화 잡음문제가 해석적방법과 Computer Simulation에 의해 고찰되었다. D - D 방법에서 Digital fieter의 word-length가 D - A - D 방법에서 사용되는 A/D변환기의 word-length 보다 1.5 bits이상 크면 ( digital filter tap이 16개인 경우 )동일한 SONR을 얻을 수 있었으며, 부호 변환기의 word length 를 12 bits 까지 줄일 수 있음을 확인하였다.
둘째, 부호 변환기의 성능은 지연요인을 보상해 준 Time Domain 에서 측정되었고, word-length 16bits로 simulation된 부호 변환기는 750Hz sinewave 입력의 50dB dynamic range에서 최대 SQNR 29dB, 최소 21dB이었다.
셋째, 하드웨어 구성은 AMD-2900 계열의 bit slice microprocessor 를 사용하였고, 모든 제어신호는 microprogram에 의해발생 되게 하였다. word length는 16bits이고, 2's complement로 신호가 처리 된다. 실제의 최종 동작시험을 통해 simulation 과정과 동일한 파형을 확인할 수 있었다.
넷째, 소프트웨어 개발과정에서 단위 시간당 multiplication 횟수를 decimation 횟수만큼 줄이는 Split Multiplication 방법을 고안하였으며, interpolation 필터구성은 FIR dual 필터를 사용하여 대칭성의 이득을 얻었다.
다섯째, 구성된 부호변환기 하드웨어는 2개의 채널을 다중화 할 수 있으나 고속 소자를 사용하면 4개의 채널을 다중화 할 수 있다. 이런 가정 하에서 기존교환기 시스템 DSS1에 적용시키는 feasibility를 검토하였다.
