A new type of hydrogenated amorphous silicon thin-film transistors (a-Si:H TFT's) with a two-layer amorphous silicon nitride (a-SiN) gate insulator is proposed and fabricated, and the properties of the amorphous silicon nitride film using ammonia/silane gases are investigated. The drain current characteristics of a-Si:H TFT are numerically calculated and the static C-V characteristics are also numerically examined in order to investigate the effects of the hydrogenated amorphous silicon/insulator interface states.
In the fabricated a-Si:H TFT with a two-layer a-SiN gate insulator, the two-layer gate insulator is formed by PECVD method by depositing two layers of a-SiN in sequence with two different values of ammonia/silane volume ratio(R). The main advantageous characteristics which are obtained with the proposed structures are low subthreshold slope with high on-current and small threshold voltage shift ($\Delta V_{th}$) under a positive gate bias, while basically keeping the conventional a-Si:H TFT structure of the inverted-staggered electrode type.
A quasi two dimensional numerical calculation of the drain current using the gradual channel approximation in the a-Si:H TFT with an inverted staggered structure has been performed. The effect of introducing fixed charge and surface states at the front interface between the a-Si:H layer and the a-SiN layer and also at the rear surface opposite to the front interface on the drain current characteristics is examined. From the calculation result, it is found that the field effect conductance is considerably sensitive to both the front interface and the rear surface qualities of the a-Si:H TFT so that on-current, off-current, and subthreshold current are largely affected by acceptorlike front interface state density ($S_{ifn}$), fixed rear surface charge density ($Q_{bf}$), and donorlike rear surface state density ($S_{bfp}$). Finally, the static C-V characteristics are numerically examined. The results indicate that both the acceptorlike front interface state density ($S_{ifn}$) and the donorlike front interface state density ($S_{ifp}$) increase the minimum value of the gate capacitance $C_g$ and tend to flatten the C-V curve near the midgap of a-Si:H.
두층의 비정질실리콘 질화막을 게이트 절연막으로 사용한 새로운 형태의 수소화된 비정질실리콘 박막트랜지스터를 제안하고, 제작하였다. 암모니아/실렌 가스를 사용한 비정질실리콘 질화막 특성을 조사하였다. 수소화된 비정질실리콘 박막트랜지스터의 드레인 전류 특성을 수치적계산을 통해 알아보았고, 수소화된 비정질실리콘/절연막 계면상태의 영향을 조사하기 위하여 정적인 정전용량-전압 특성을 수치적으로 검토하였다.
두층의 비정질실리콘 질화막을 게이트 절연막으로 제작된 수소화된 비정질실리콘 박막트랜지스터에 있어, 두층의 게이트 절연막은 플라즈마 화학증착법에 의해 암모니아/실렌 가스 부피비가 각기 다른 두층의 비정질실리콘 질화막을 연속적으로 증착하여 얻어진다. 제안된 구조를 갖는 제작된 수소화된 비정질실리콘 박막트랜지스터를 통해 얻은 주된 장점의 특성은, 근본적으로 전도된 적층형 전극모양을 갖는 종래의 수소화된 박막트랜지스터 구조를 유지하면서, 큰 온-전류와 함께 낮은 부문턱(subthreshold)경사도와 양전압 바이어스에 따른 작은 문턱전압 변화량에 있다.
전도된 적층형 구조의 수소화된 비정질실리콘 박막트랜지스터에 있어 점차적 채널 근사법을 사용한 준이차 수치적 계산을 수행하였다. 비정질실리콘막과 비정질실리콘 질화막사이의 앞계면과 그 반대편의 뒷표면에게 고정전하와 표면상태밀도의 드레인전류 특성에 대한 영향을 검토하였다.
수치적 계산결과로 부터, 전계효과 컨덕턴스(conductance)가 수소화된 비정질실리콘 박막트랜지스터의 앞계면과 뒷표면특성에 민감하여 온-전류, 오프-전류, 부문턱 전류들이 액섭터형(acceptorlike) 앞계면 상태밀도, 고정 뒷표면 전하밀도, 도너형(donorlike) 뒷표면 상태밀도들에 의해 크게 영향받는 것을 알 수 있었다.
마지막으로, 정적인 정전용량-전압 특성을 수치적으로 검토하였다. 그 결과는 액셉터형과 도너형 앞계면 상태밀도 모두가 게이트 정전용량의 최소치 증가와 수소화된 비정질실리콘의 중간켑 근처에서의 정전용량-전압 곡선의 평탄화를 보여 주었다.
