The programmable infinite impulse response digital filter with parallel data structure is designed and its hardware is implemented by using digital IC's.
One outstanding feature of the digital filter designed in this thesis is that only one high speed parallel-parallel multiplier is used to realize the basic canonical second-order digital filter and that the order of digital filter can be varied by adjusting the control circuit, i.e., input terminals of this digital filter system are multiplexed to achieve different filter orders.
The performance test is carried out on the hardwired programmable digital filter from various viewpoints and some problems that occasionally occur in digital signal processing are studied during the test.
After the design is completed, the system simulation is performed on the level of functional blocks by digital computer in order to verify its operation.
본 논문에서는 propagation delay time이 극히 짧은 parallel-parallel multiplier 를 한 개 사용하여, filter 특성의 program이 가능하고, impulse 입력에 대해서 응답 시간이 무한히 지속되는 특성을 가지는 digital filter의 회로를 설계하고, 이것의 실제를 digital IC 를 사용하여 구현하였다. 그리고, 약간의 제어회로의 조작으로 filter 의 order도 변화시킬 수 있도록 설계하였다. 위에서 언급한 여러가지 다양성을 주로 multiplexer 를 사용하여 구현하고 있다.
Chapter2 에서는 IIR(infinite impulse response) digital filter 에 있어서, filter 특성의 설계에 필요한 수학적 기초인 bilinear z-form 과 all-pass 의 특성을 가지는 digital 주파수 변환에 대해서 자세한 설명이 행하여졌다.
제작된 programmable digital filter를 사용하여 여러가지 실험이 행하여졌으며, 또 digital filter에서 일어날 수 있는 문제점들을 관찰하였다. 그리고, 고속의 신호처리가 필요한 digital signal processor에서 위의 digital filter 가 사용될수 있는 가능성에 대해서 고찰하였다.
끝으로, 이 논문에서 설계된 digital filter 의 system simulation 에 필요한 functional block 의 subroutine들이 부록에 게재되어 있다.
