Method of generating a set of test experiments for detection and diagnosis of the logical faults in the digital system have been proposed by many authors. In this dissertation, an algorithm for generating a set of fault diagnostic informations for the digital systems is proposed. The proposed algorithm employes a fault simulation technique, which injects every possible faults, one at a time, to the fault-free machine to determine the behavior of each faulty machine. This algorithm can be applied to the sequential machines as well as the combinational machines. It is implemented in the NOVA 840 computer. The performance of the algorithm is evaluated using a 7400 series 4-bit arithmetic and logic unit and found it to be satisfactory.
Digital system에 있어서의 논리적 결함을 찾아내고 진단하는데 필요한 검사집합을 만드는 방법들이 많은 사람들에 의해서 연구 건의 되어왔다.
이 논문에서는 digital system에 대한 결함 진단 정보를 알아내는 방법이 제안되었다. 이 방법에서는 정상적인 회로에 결함이 있다고 가정하고 각 결함에 대한 결과를 예상하는 결함 simulation 기법을 사용하였다.
이 방법은 조합 논리회로 뿐만 아니라 순서 논리회로에도 적용할 수 있다.
이 방법은 NOVA 840 컴퓨터에 implement 시켰고 이 방법의 효능을 7400 series 4-bit 연산장치를 이용하여 평가, 만족스런 결과를 얻었다.
