서지주요정보
Architectural supports for high performance address translation and processor scheduling in virtualized systems = 고성능 주소 변환과 프로세서 스케줄링을 위한 아키텍처
서명 / 저자 Architectural supports for high performance address translation and processor scheduling in virtualized systems = 고성능 주소 변환과 프로세서 스케줄링을 위한 아키텍처 / Jeongseob Ahn.
발행사항 [대전 : 한국과학기술원, 2015].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8028058

소장위치/청구기호

학술문화관(문화관) 보존서고

DCS 15010

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Virtualization technology enables data centers and cloud computing to increase their resource efficiency as well as reduce the energy consumption by consolidating under-utilized servers. This attractive model provides isolated computing facility to each customer, which is another key reason the virtualized systems are rapidly deployed. Initially, there was a lot of effort in software to realize the virtualization on the real-world computing. The software only techniques, however, imposed performance overheads and increased the design complexity for virtualization. Recently, to relieve the inefficiency, hardware manufacturers have been introducing architectural supports for virtualization. The vendors have focused on research and development of the performance critical components including processor, memory, and I/O devices. However, some features of the introduced technologies do not fully investigate the requirement of virtual machine since they are concentrated on multiplexing the physically shared resources into each virtual machine. This dissertation exposes the limitation of current hardware-assisted virtualization for the memory and CPU resource, and propose alternative designs to efficiently support virtualized systems. First, to reduce the overheads of memory virtualization, which requires two-dimensional address translations on both the guest page table and the nested page table, we propose optimized page table designs for virtual machines. The current address translation assume the same organization of page tables for guest and nested page tables. However, the design, ignoring virtual machine specific memory usage patterns, requires unnecessary levels of paging. Also, to mitigate the long latencies caused by such multiple leveling, it adopted extra translation caching mechanisms such as page walk cache and nested TLBs. In this dissertation, we explore the alternative address translation techniques in virtualized systems by exploiting the characteristics of memory usage on virtual machines. Second, to truly support CPU virtualization, we investigate the time-sharing CPUs techniques used in traditional native and virtualized systems. Although the operating systems have been designed to fully manipulate the CPU resource at all times, the current virtualization layer does not support the requirement providing the available CPUs immediately due to time-sharing of physical CPUs. This can lead to significant inefficiency when handling interrupt and spin lock which are the most performance critical components. There have been many efforts in hypervisor scheduling techniques, but the extent of problem has yet to be fully investigate. This dissertation introduces shortening time slices to bridge the gap between virtual and physical time space. However, shortening time slices may lead to the increased overhead of context switching costs. We explore the design space of architectural solutions to reduce context switching overheads with low-cost context-aware cache insertion policies.

가상화 시스템의 도입으로 인하여 많은 데이터 센터 및 클라우드 시스템에서는 자원의 효율성을 높일 수 있을 뿐만 아니라 상당한 에너지 절감 효과를 가져오고 있다. 각 사용자에게 독립된 컴퓨팅 환경을 제공할 수 있다는 점 또한 가상화 시스템의 도입을 이끌고 있다. 초기에는 가상화 시스템을 제공하기 위해서 소프트 웨어에 의한 노력이 많이 있어왔지만 최근에는 하드웨어에서도 가상화 시스템을 위한 지원이 매우 늘어나고 있는 추세이다. 그 중에서도 하드웨어 제조업체에서는 프로세서, 메모리, 그리고 입출력 장치등과 같이 성능에 큰 영향을 미치는 요소들에 대해서 집중적인 연구 및 개발이 진행되고 있다. 하지만 기존의 제안된 기술 및 연구들은 가상화 시스템의 특성을 잘 고려하지 못했을 뿐만 아니라 운영체제의 요구사항을 정확히 파악하지 못하여 성능상의 문제를 가져오는 경우가 빈번히 발생하였다. 이는 단지 물리적인 자원을 서로 다른 가상머신들이 공유할 수 있도록 해주는 데에 집중을 하고, 실제로 가상 머신이 어떻게 사용하는지에 대한 고려가 부족했기 때문이다. 본 연구에서는 메모리와 프로세서 자원의 가상화를 위해서 하드웨어에서 어떻게 도와주는 것이 효과적 일지에 대해 진행되었다. 첫 번째로 메모리 가상화를 위해서는 각 가상머신의 물리 주소가 중복될 수 있기 때문에 물리 주소를 시스템에 맞는 주소로 변환되는 과정이 추가 된다. 이를 위해서 기존의 가상 주소를 물리 주소로 변환하는 하드웨어를 확장하여 가상의 주소가 물리 주소로 변환되고 다시 시스템 주소로 변환할 수 있는 하드웨어를 제공하고 있다. 그러나 가상의 주소를 물리 주소로 바꾸는 방법과 물리 주소를 시스템 주소로 바꾸는 방법이 동일 할 필요는 없다. 프로세스와 가상 머신간에는 서로 요구하는 사항이 차이가 있기 때문이다. 따라서 본 연구에서는 이러한 차이점을 바탕으로 하여 가상화 시스템에서 주소 변환을 빠르게 제공할 수 있는 방법들을 제안하고 시뮬레이터 및 시스템 소프트웨어를 통하여 확인하였다. 두 번째는 프로세서 가상화가 가져오는 문제점에 대해서 살펴보았다. 각각의 가상 머신은 프로세서를 공유하기 때문에 가상 머신 모니터에서는 이 자원을 효율적으로 분배하는 것이 시스템의 처리양을 높이는 기술이 된다. 하지만 기존의 운영체제는 자신이 혼자 시스템을 사용하고 있다는 가정을 가지고 설계 되어 있기 때문에 가상화된 시스템에서 운영될 경우 비효율적인 문제가 발생하게 된다. 그 예로는 인터럽트와 공유 자원을 보호하기 위해 사용되는 스핀락이 있다. 즉, 가상 머신의 프로세서가 물리적인 프로세서를 할당받지 못한 경우 긴급한 서비스들을 바로 처리할 수 없게 된다. 본 연구에서는 이러한 문제를 해결하기 위해서 짧은 단위의 스케줄링 방법을 제안한다. 스케줄링 시간을 짧지만 자주 스케줄링 해주는 것이 앞서 언급한 문제들을 매우 쉽게 해결할 수 있지만 가상의 프로세서를 교체하는 횟수가 많이 발생하여 성능하락을 가져오는 경우가 있다. 특히, 캐쉬가 서로 다른 가상머신에서 공유가 되기 때문에 캐쉬를 잘 운영하는 것이 시스템의 성능하락을 막을 수 있다. 따라서 본 연구에서는 가상의 머신들이 캐쉬룰 효율적으로 사용할 수 있도록 캐쉬에 데이터가 올라오는 부분에 초점을 맞추어서 캐쉬를 운영하는 방법에 대해 연구를 진행하고, 실제 시뮬레이터를 통하여 성능이 개선됨을 알아보았다.

서지기타정보

서지기타정보
청구기호 {DCS 15010
형태사항 vii, 75 : 삽화 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 안정섭
지도교수의 영문표기 : Jae Hyuk Huh
지도교수의 한글표기 : 허재혁
Including Appendix
학위논문 학위논문(박사) - 한국과학기술원 : 전산학과,
서지주기 References : p.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서