Although the performance of graphene-based transistors have been significantly improved so far, the current status of graphene devices are still far from the matured devices. The critical barriers deterring the utilization of high electrical properties of graphene for transistor are the relatively high contact resistance, the absence of saturation behavior, the lack of threshold voltage control, and the immature process technologies. Among them, the controlling threshold voltage, more exactly Dirac voltage in graphene field effect transistors (GFETs), or poor process technologies are not the intrinsic problem and those could be solved in future with sufficient needs and time. The high contact resistance and the absence of saturation behavior are however attributed to the nature of intrinsic properties of graphene. Those are the most significant issues in graphene electronics and must be resolved in order for graphene to be utilized for real applications. This dissertation, therefore, focuses on the graphene-metal contact issue and the development of the advanced device structure and process technologies to achieve high performance GFETs.
The literature review covers the basic properties of graphene, various electronic applications of graphene and the detailed contact properties in GFETs. As a method to develop the advanced contact module, graphene antidot arrays is introduced in the contact region in order to utilize edge contact resistance. To investigate the influence of the work function change of graphene by metal contact on contact resistance, work function of mono and multi layers of graphene under various metals have been extracted for the first time. The utilization of silicon substrate with the absence of oxide layers under graphene results significantly low contact resistance and exceptionally improved output characteristics in GFETs.
As contact property of graphene devices is one of the crucial factors to achieve high performance, there has been much effort to investigate the charge transport mechanism. There have been, however, few studies to improve the contact resistance by development of contact structure. In this reason, a new approach to lower contact resistance and lengthen charge transfer length is developed by fabrication of graphene antidot arrays at contact region to introduce end-contact. The estimated end contact resistivity is ~2.2×10-9 Ωocm2 from simulation fitting and it is approximately 5 times lower than that of the conventional side contact, which agrees well with the previous theoretical report. The proposed contact module is believed to open an alternative way to overcome the poor contact performance and the current crowding effect.
The work function values of graphene under various metals are accurately measured through a detailed analysis of the capacitance-voltage (C-V) characteristics of a metal-graphene-oxide-semiconductor capacitor structure. In contrast to the high work function of exposed graphene of 4.89~5.16 eV, the work function of graphene under a metal electrode varies depending on the metal species. With a Cr/Au or Ni contact, the work function of graphene is pinned to that of the contacted metal, whereas with a Pd or Au contact the work function assumes a value of ~ 4.62 eV regardless of the work function of the contact metal. A study of the gate voltage dependence on the contact resistance shows that the latter case provides lower contact resistance.
In addition to monolayer graphene, the work function change of multi-stacked graphene have also been investigated. For this work, the multi layers of graphene have been achieved by repeated transfer of monolayer graphene and two to four layers of graphene have been implemented. From the C-V analysis, the work function of multi-stacked graphene under metal have been found to be tuned from 4.3 eV to 5.1 eV with the number of graphene layers. The work function of graphene is found to gradually shift with the number of layers and four layers of graphene successfully screen this shift.
As the contact resistance of graphene is known to be affect by potential profile at the contact edge, the utilization of thin body oxide is preferred in order to achieve lower contact resistance. For that purpose, silicon substrate with the absence of oxide layer has been utilized in GFETs. Silicon substrate not only reduces contact resistance but also lowers the minimum sheet carrier concentration due to the hydrophobic property of silicon, and thereby significantly enhances the output characteristics. In contrast to the conventional GFETs, graphene-on-silicon FETs show the exceptionally low contact resistance of ~85 Ωoμm, about an order of magnitude higher output resistance, ~6 times wider saturation voltage window and ~30 times higher intrinsic voltage gain. In addition, the utilization of silicon has also strong advantage on device integration over the other substrates such as h-BN or any polymer materials since it is much easy process to apply and compatible to the current device technology.
차세대 전자소자 물질의 개발에 대한 연구에서 그래핀은 최근 가장 많은 연구가 이루어지고 있는 물질 중 하나이다. 그래핀이 가진 놀라운 전기적 물성적 특성은 미래의 전자소자가 갖추어야 할 대부분의 특성을 포함하고 있기 때문에 다른 어떠한 물질보다도 실제 응용에 적용 가능할 수 있을 것으로 기대되고 있다. 그 중 그래핀을 전극으로 이용하는 응용은 투명도와 유연성 등을 함께 요구하는 다양한 응용에서 가장 빠른 발전을 보이고 있으며, 이미 상용화에 가까운 기술이 개발이 되었다. 이러한 발전은 대면적의 그래핀을 성장시킬 수 있는 기술의 개발로 인해 가속화 되었다. 이와 달리 그래핀을 채널 물질로 이용하는 전자소자의 응용에는 최근까지의 많은 진전이 있음에도 불구하고 아직 상용화의 길은 멀다. 특히 그래핀과 금속의 접합에 의해 발생하는 접촉 저항이 기존의 CMOS 소자보다 상대적으로 커서 그래핀의 우수한 전기적 특성을 활용하는데 큰 걸림돌이 되는 것으로 알려져 있다. 그리고 그래핀의 특성상 꺼진 상태의 전류가 매우 높고 출력 특성이 나쁜 점은 그래핀 소자의 상용화에 크게 제약을 주게 된다. 이에 따라 접촉 저항을 낮추거나 출력 특성을 개선하기 위한 연구는 그래핀 전자 소자가 앞으로 실질적으로 가치가 있는지를 결정하게 해줄 핵심이 될 것이다.
본 학위 논문에서는 이러한 문제를 해결하기 위하여 금속과 접촉한 그래핀의 특성에 대한 분석과 진보된 접촉 구조의 개발, 그리고 높은 출력 특성 향상 등을 위한 소자 구조의 개발 등에 대해 깊이 있게 진행된 연구를 다룬다. 접촉 저항을 낮추기 위한 구조 개발을 달성하기 위해, 접촉 모듈의 그래핀에 antidot array를 구현하여 그래핀과 금속의 직접적인 결합을 유도해 낮은 접촉 저항을 달성하였다. 그리고 접촉된 금속의 종류에 따라 변화되는 그래핀의 일함수, 그리고 그래핀의 층 수에 따라 달라지는 일함수를 분석하였다. 게다가 산화막 없이 규소를 직접 기판으로 활용하는 소자 구조의 개발을 통해 낮은 접촉 저항과 함께 그래핀 소자의 가장 부족한 부분인, 우수한 출력 특성을 확보하였다.
먼저, 접촉 영역에 그래핀 antidot arrays를 도입하여 그래핀과 금속의 edge contact 특성을 활용하는 소자 구조를 최초로 개발하였으며, 이로부터 접촉 저항이 감소될 뿐만 아니라 transfer length가 길어져서 current crowding 효과도 줄여줄 수 있다는 결과를 보고 한다. 1차원 모델을 통해 제안된 소자의 동작 원리를 분석하였으며, 최초로 end contact resistivity를 실험적으로 추출하여 이론적인 결과와 잘 일치하는 것을 확인하였다. 이로부터 이러한 특성의 향상은 의도하였던 것처럼 그래핀과 금속이 공유결합을 하여 전기적 상호작용이 높아지는 end contact 구조로 인해 접촉영역에서 전하의 이동 특성이 매우 향상 되었기 때문이라는 것을 알게 되었다.
금속과 접촉한 그래핀의 일함수에 대한 분석을 위해 금속-그래핀-산화막-실리콘 구조의 커패시터를 제작하여 전압-커패시턴스의 측정으로부터 다양한 금속과 접촉한 그래핀의 일함수를 최초로 추출하였다. 이로부터 한 층의 그래핀은 이론적인 보고와 달리 금속과 접촉하였을 때 전기적 특성이 전혀 다르게 변하는 것은 아니라는 것을 확인하였고, 그래핀의 일함수는 금속에 크게 영향을 받는 것을 알게 되었다. 그리고 Pd와 접촉한 경우에서 가장 낮은 접촉 저항을 가지며, 그래핀의 높은 일함수가 낮은 접촉 저항에 대해 필수적인 요소가 아니라는 것을 보여주었다.
한 층의 그래핀에 이어서, 여러 층의 그래핀이 금속과 접촉한 경우에 나타나는 일함수의 변화에 대한 연구도 진행되었다. 한 층의 그래핀이 반복적으로 전사하는 과정을 통해 여러 층의 그래핀 전극을 형성하였으며, 전압-커패시턴스의 측정으로부터 그래핀 층이 증가함에 따라 금속과의 접촉으로 인한 일함수 변화에 대한 영향이 크게 줄어들어, 약 4.3~5.1 eV의 값으로 변화되는 것을 확인하였다. 게다가 4층 이상의 그래핀은 금속의 영향을 거의 받지 않는 것으로 밝혀졌다.
그래핀 전계 효과 트랜지스터에서 가장 취약한 부분인 출력특성의 개선을 위해, 산화막 없는 규소 기판 위에 그래핀 전자소자를 제작하여 낮은 접촉 저항과 높은 출력 특성을 동시에 달성하였다. 이는 규소 표면의 소수성으로 인해 그래핀 전자 소자의 최소 전하 농도가 낮아졌고, 접촉 저항과 출력 특성에 영향을 주는 금속 접촉 모서리에서의 그래핀 포텐셜 변화의 폭이 매우 감소하였기 때문이다. 이로 인해 약 10배 이상의 출력 저항, 약 6배 이상의 넓은 포화 전압 구간, 그리고 약 30배 이상의 고유 전압 증폭률 등을 확보하였다. 이 연구 결과는 그래핀의 성능을 최대한 활용할 수 있는 미래 지향적 소자 구조로써 향후의 그래핀 소자 구조에 대한 새로운 길을 제시해줄 것으로 기대된다.
