The high-k/metal gate technology has been used to scale down the size of metal-oxide-semiconductor field-effect transistors (MOSFETs) below 45 nm node manufacturing processes. Various problems such as gate leakage current, Fermi-level pinning, and poly-Si gate depletion in conventional SiO2(or SiON)/poly-Si stack were relieved by replacing it with high-k/metal gate stack. On the other hand, controlling the effective work functions of metal gates has become an important issue in complementary metal-oxidesemiconductor process. The effective work function of metal gates is affected by various experimental conditions. In gate-last process, it is known that TiAl/TiN gate stack on HfO2 can be used to obtain both n-type and p-type work function. Controlled Al diffusion at TiAl/TiN/HfO2 stack seems to be a promising candidate for achieving desired work functions in complementary metal-oxide-semiconductor process. On the other hand, there is lack of theory which can explain the effect of deposition process, gate stack, and impurity on the effective work function of metal gates. For better optimization of manufacturing process, understanding the various parameters which affect the Schottky barrier height at metal/insulator interface is important.
In the first part of this thesis, the Schottky barrier height of the TiN/HfO2 interface are studied through first-principles density functional calculations. In order to improve the Schottky barrier height, which is underestimated in standard density functional calculations, hybrid functional and quasiparticle GW calculations are performed. As the type of interface bonds changes from O-rich to N-rich, the effective work function decreases by up to 0.36 eV. The effect of intrinsic metal-induced gap-states are less significant than that of interface bonds, due to weak intrinsic Fermi-level pinning of HfO2. The band gap of HfO2 is well reproduced in both hybrid functional and GW calculations. Quasiparticle energy correction to band edges greatly improves the effective work function. On the other hand, the effective work function is underestimated in hybrid functional calculations due to large downward shift of HfO2 valence band edge. The thickness of metals in TiAl/TiN/HfO2 stack does not significantly affect the effective work function as well as interface dipoles. On the other hand, Al atoms replacing Ti atoms at the interface effectively shifts the effective work function toward n-type. Therefore, diffused Al toward TiN/HfO2 interface can alter the effective work function from p-type to n-type. In TiN, Al replacing Ti is more stable than Al replacing N or Al interstitial. Therefore, the formation of Ti1-xAlxN is expected as Al diffuses toward TiN/HfO2 interface. As the content of Al at the Ti1-xAlxN/HfO2 interface increases, the amount of n-type work function shift increases monotonically. It is found that Al located at the vicinity of the interface can effectively cause n-type work function shift. On the other hand the thickness of metallic slab at abrupt TiAl/TiN/HfO2 hardly affects the effective work function.
According to the 2013 international technology roadmap for semiconductors, employing new device architectures such as multiple-gate structure (e.g., finFETs) and ultra-thin body fully-depleted silicon-on-insulator is expected in scaling down the size of MOSFETs in near future. In silicon-on-insulator, the segregation of B dopants at the Si/SiO2 interface plays a significant role in device characteristics as dopants are located close to the Si/SiO2 interface within around a few nanometers. The B segregation at the Si/SiO2 interface reduces the number of electrically active B dopants in Si, causing the increase of sheet resistance and the shift of threshold voltage. The mechanism for B segregation at the Si/SiO2 interface is, however, not clearly understood.
In the second part of this thesis, the stability of B near Si/SiO2 interface is examined to understand the B segregation in atomic-level. In the interface structure between Si and ff-quartz SiO2, B substituting a Si atom is found to be more stable in Si than in SiO2. Therefore, B cannot segregate to SiO2 as substitutional alone. If there is a Si self-interstitial nearby in Si, the substitutional B in Si forms a complex with the Si self-intersititial (I), so-called B-I complex, which is mobile under thermal annealing process. It is found that B forming B-I complex in Si is less stable than B forming B interstitial defect in SiO2. Therefore, the mechanism for B segregation at the Si/SiO2 is suggested as follows. B segregation proceeds by the diffusion of B-I complexes in Si to Si/SiO2 interface and injection of B atoms into SiO2 leaving Si self-interstitials behind. This model is also valid at the interface between Si and amorphous SiO2. Similarly, B forming interstitial B in amorphous SiO2 is more stable than B-I complex in Si. In addition, B is found to be very stable when B is combined with a Si floating bond.
현재 전계 효과 트랜지스터에서 누설 전류를 줄이기 위해 높은 유전 상수를 갖는 산화물 절연체와 금속 게이트 구조를 이용하고 있다. 이와 관련하여 CMOS 기술에서 금속 게이트의 일 함수를 효과적으로 조절하는 기술 개발이 필요한 실정이다. 금속 게이트의 일함수는 공정 과정에 크게 영향을 받지만 이것을 설명하는 이론적인 모델은 부족한 실정이다. 또한 차세대 전계 효과 트랜지스터에서는 삼차원 구조의 게이트와 얇은 두께의 silicon-on-insulaotr (SOI)가 이용될 것이라 기대되고 있다. 특히 SOI에서는 인, 붕소와 같은 불순물이 실리콘과 실리콘 다이옥사이드 계면 근처에 가깝게 분포하고 이때 계면에서 일어나는 응집현상에 의해 활성화된 불순물의 농도가 감소하여 소자의 특성에 악영향을 미친다고 알려져 있다.
본 학위논문에서는 제일원리 밀도함수 이론을 이용하여 전계 효과 트랜지스터 내의 금속/절연체 계면에서 금속의 쇼트키 장벽 높이와 및 실리콘/산화물 계면에서 나타나는 붕소 응집 현상에 대해 연구하였다. 먼저 티타늄 나이트라이드와 하프늄 옥사이드 간의 계면 구조를 구현하여 쇼트키 장벽 높이를 계산하였다. 두가지 서로 다른 계면 결합을 가지는 구조에서 쇼트키 장벽 높이는 계면의 결합 종류에 따라 바뀌었다. 산소가 많은 계면 결합을 갖는 경우 쇼트키 장벽 높이는 낮아지고 그에 따라 일함수는 증가하였다. 이러한 현상은 계면 결합에 따른 계면 전기 쌍극자의 변화로 이해할 수 있다. 이 결과를 통해 실험적으로 physical vapor deposition 방법으로 증착된 티타늄 나이트라이드와 atomic layer deposition으로 증착된 티타늄 나이트라이드의 일함수 차이를 설명할 수 있다. 또한, 티타늄 나이트라이드/하프늄 옥사이드계면에 존재하는 metal-induced gap states로 인해 나타나는 Fermi level pinning 효과는 계면 결합으로 인해 나타나는 쌍극자의 영향보다 상대적으로 약한 것으로 나타났다. 따라서 금속의 일함수는 공정 조건에 의해 쉽게 바뀔 수 있다. 쇼트키 장벽 높이를 정확히 계산하기 위하여 hybrid functional 및 준입자 계산을 수행하였다. Hybrid functional 계산의 경우는 밴드갭의 크기는 정확히 기술하였지만 일함수를 실험 값보다 작게 기술하였다. 반면 준입자 계산은 G0W0 및 GW0 수준에서 밴드갭과 일함수를 모두 정확하게 기술하였다. 이것은 하프늄 옥사이드의 원자가 띠끝 값이 준입자 계산보다 hybrid functional 계산에서 더 낮은 위치로 기술되기 때문이다. 반면 준입자 자체 일관 계산에서는 밴드갭이 실험값보다 크게 기술되었고 그에 따라서 일함수도 작게 기술되었다. 또한, 티타늄 나이트라이드 내에서 알루미늄이 티타늄 원자를 치환하는 형태의 결함이 다른 형태의 알루미늄 결함보다 상당히 안정하다는 결론을 얻었다. 따라서 게이트 금속과 게이트 절연체 계면까지 알루미늄이 도달하는 경우 티타늄 나이트라이드 내에서 알루미늄 원자가 티타늄 위치에 존재할 수 있다. 계면에서 이러한 치환 결함이 존재하는 경우 일함수를 낮출 수 있다는 계산 결과를 보았다. 계면 근처에서 알루미늄의 양이 증가할 수록 선형적으로 일함수가 증가하는 결과를 얻었다. 이는 알루미늄이 게이트/절연체 계면으로 확산됨에 따라 일함수를 증가시키는 실험적 관찰과 일치한다. 반면, TiAl/TiN/HfO2의 게이트 구조에서 두께는 일함수에 큰 영향을 주지 않았다. 이는 금속의 두께가 계면의 쌍극자를 크게 바꾸지 못하기 때문이다.
다음으로, 반도체 소자 내에서 붕소 불순물이 실리콘과 실리콘다이옥사이드 계면에서 응집하는 현상을 이해하기 위해 계면 구조를 구현하고 계면 구조 내에서 다양한 붕소 결함의 전자구조 특성을 연구하였다. 먼저 실리콘과 실리콘다이옥사이드 내부에서 붕소 결함이 어떠한 전자구조적 특성을 가지는지 조사하였고 다양한 실리콘과 실리콘다이옥사이드간의 계면 구조를 구현하였으며 이 구조 내에서 안정한 붕소 결함 구조를 조사하였다. 구현한 실리콘/정질 실리콘다이옥사이드 계면 구조와 실리콘/비정질 실리콘다이옥사이드 계면 구조에서 언제나 붕소는 실리콘내에서 확산 가능한 붕소와 실리콘 틈새 원자의 복합체로 있는 것보다 실리콘다이옥사이드내에서 틈새 원자로 존재하는 것이 더 안정하였다. 이러한 메카니즘은 반도체 소자에서 붕소가 실리콘옥사이드쪽으로 확신 및 응집되는 현상을 잘 설명한다. 실제 반도체 공정 과정에서 불순물을 주입하는 과정 중에 실리콘 틈새 원자가 많이 생성된다. 따라서 붕소가 쉽게 확산 가능한 복합체를 형성하여 계면으로 확산 가능하다. 확산된 복합체는 계면에서 더 안정한 형태인 실리콘다이옥사이드로 응집한다. 전자구조 조사를 통해 p-type 실리콘 근처에서 이러한 응집현상이 일어나는 동안 붕소 결함은 양의 전하상태를 선호한다는 것을 알아냈다. 이것은 실험적으로 붕소가 계면근처 실리콘다이옥사이드 영역에서 양전하를 띈다는 실험적 관찰 결과와 일치한다.
