본 논문에서는 절연 게이트 트랜지스터를 사용하여 아래와 같은 3가지 방식의 애널로그 곱셈회로를 제안하고, 실험 및 시뮬레이션을 통하여 이를 확인하였다.
절연 게이트 트랜지스터가 포화영역에서 동작할때 나타나는 제곱특성과 차동회로의 뺄셈기능을 이용하여 구현한 quarter-square 방식의 곱셈회로는 12 V p-well CMOS 제조공정상에서 집적회로로 설계-제작하였다. 제작된 곱셈회로의 입력에 공급전압의 50 %의 크기를 가지는 신호를 인가하였을 때, 1 % 미만의 왜율을 갖는 2.6$V_{p-p}$ 크기의 출력신호를 얻었다. 제작된 곱셈회로는 0 - 30 MHz의 주파수특성과 81 dB의 신호대잡음비특성을 나타내었으며 40 mW의 전력을 소모하였고, 0.54 ㎟의 칩면적을 차지하였다. 제안된 곱셈회로는 회로구성이 간단할 뿐만아니라, 입력신호가 한개의 트랜지스터를 통하여 출력에 전달되므로 고주파 응용에도 적합하다.
제안된 variable transconductance방식의 곱셈회로는 절연 게이트 트랜지스터가 비포화영역에서 동작시 나타나는 전압가변저항특성을 이용하여 구현하였으며, 가변저항의 비선형특성을 제거하기 위하여 선형화된 가변저항회로의 개념을 도입하여 대칭회로를 구성하였다. 제안된 곱셈회로는 15 V p-well CMOS 제조공정상에서 집적회로로 설계제작하였다. 제작된 곱셈회로의 입력에 공급전압의 50 %의 크기를 가지는 신호를 인가하였을 때, 3 % 미만의 왜율을 갖는 $120 $\muA_{p-p}$ 크기의 출력신호를 얻었다. 제작된 곱셈회로는 0 - 900 KHz의 주파수특성과 78 dB의 신호대잡음비특성을 나타내었으며 8 mW의 전력을 소모하였고, 0.33 ㎟의 칩면적을 차지하였다. 제안된 곱셈회로는 입력신호를 전달하는 트랜지스터의 게이트와 소오스사이의 전압변화 영향으로 quartersquare 방식으로 제안된 회로보다는 출력신호에 왜율이 증가되는 단점이 있으나, 이방식을 이용한 기존의 곱셈회로보다 회로구성이 간단하면서도 비슷한 전기적 특성을 얻었다.
마지막으로 제안된 곱셈 및 나눗셈회로는 logarithmic 방식을 이용하여 구현하였다. 이를 위하여 CMOS 제조공정상에서 기생적으로 발생되는 bipolar 트랜지스터를 이용하여 대수회로와 지수회로를 제안하였다. bipolar 트랜지스터가 MOS 트랜지스터보다 잡음특성이 우수한 관계로 신호대잡음비 특성이 제안된 3가지 방식중에서 가장 넓지만, 회로구성이 다른것에 비하여 복잡하고 one-quadrant 신호만 처리할 수 있는 단점이 있다.
본 논문에서 제안된 곱셈회로 중에서 quarter-square 방식과 variable transconductance 방식은 회로구성이 간단하므로 곱셈회로가 여러 개를 필요로하는 응용분야, 이를테면 적응신호처리, 신경회로망, 비선형특성합성 등과 같은 분야에 아주 유용하게 사용될 수 있다.