The main objectives of this dissertation are to develop efficient structures for echo canceller and equalizer, analyze their performances, and compare with other existing systems.
First, a passband complex data-driven echo canceller (DDEC) that has the same convergence property as the baseband DDEC but has less computational complexity has been proposed. Also, a reduced passband DDEC which has about the same convergence speed as the passband real structure and consists of only one real transversal filter has been obtained. Performance analysis of those four cancellers has been done. As a result, it has been shown that the convergence speed of the canceller which uses complex analytic error for tap adjustment is twice faster than that of the canceller using real passband error. We have realized efficiently the four cancellers based on the frequency domain block least-mean-square (FBLMS) algorithm, and then analyzed their computational complexities. For a performance comparison of various DDEC's realized using the FBLMS algorithm, analysis and computer simulation have been done.
Second, we have studied four equalizer structures and their performances. Interrelationships among system equations of the baseband equalizer, the passband complex equalizer, the passband real equalizer and the reduced passband equalizer have been investigated in the same MSE performance criterion. Also, a computational complexity analysis of the four equalizers realized based on the FBLMS algorithm has been done. We have done comparative analytical study of the performance of the four equalizers. As a result, it has been shown that the convergence time of the passband equalizer using real passband input is twice longer than that of the passband equalizer having complex analytic input. In realization of the reduced passband equalizer based on the FBLMS algorithm, we have investigated by computer simulation the effects of frequency domain approximation of the discrete Hilbert transform (DHT) on the equalizer performance. Variation of the equalizer performance in high speed data modems has also been investigated by computer simulation.
본 논문에서는 data-driven echo canceller (DDEC)와 fractionally-spaced equalizer (FSE)의 두가지 데이타 전송 시스템에 효율적으로 적용하기 위한 adaptive digital filtering 방법을 연구하였다. 특히, DDEC와 FSE의 효율적인 구조를 제안하고, 이들의 성능을 기존의 구조들과 비교 분석하였다.
첫째, 기존의 baseband DDEC와 같은 수렴 특성을 갖지만 computational complexity가 적은 passband complex DDEC를 제안하였다. 또한, 기존의 passband real DDEC와 거의 같은 수렴 속도를 갖지만 오직 한개의 real transversal filter로 구성되는 reduced passband DDEC를 제안하였다. 그리고 위의 네가지 DDEC의 성능 분석을 행하였다. 결과로서 tap adjustment시에 complex analytic error 신호를 이용하는 DDEC 구조가 real passband error 신호를 이용하는 경우보다 수렴속도가 2배 빠른 것을 밝혀냈다. 네가지 DDEC를 frequency domain block least-mean-square(FBLMS) algorithm을 이용하여 효율적으로 구성한 후 그들의 computational complexity를 분석하였다. 앞의 이론적 연구를 뒷받침하기 위하여 computer simulation이 행하여 졌는데, 네가지 DDEC의 성능이 분석된 결과와 일치함을 알 수 있었고, input 신호의 power에 따라 변화하는 convergence factor를 사용함으로써 DDEC의 성능을 개선할 수 있다는 것을 확인하였다.
둘째, 네가지 FSE 구조와 그들의 성능을 연구하였다. 우선, baseband FSE, passband complex FSE, passband real FSE 그리고 reduced passband FSE의 system equation들의 상호관계를 연구하였다. 그리고 FBLMS algorithm을 이용하여 구성된 네가지 FSE의 computational complexity를 분석하였다. 앞의 네가지 FSE의 system equation들의 상호관계를 이용하여 성능비교를 행하였다. 결과로서 complex analytic input 신호를 이용하여 tap adjustment 를 행하는 FSE 구조가 real passband input 신호를 이용하는 것보다 convergence speed가 2배 정도 빠름을 밝혀냈다. FBLMS algorithm을 이용하여 reduced passband FSE를 구성할 경우, discrete Hilbert transform (DHT)의 frequency domain approximation 이 equalizer 성능에 끼치는 영향을 computer simulation을 통해서 분석하였다. 또한 빠른 속도(14.4Kbps와 19.2Kbps)의 data modem을 uncoded quadrature amplitude modulation (QAM) 방법으로 구현하고, 이들에 사용되는 equalizer의 성능을 computer simulation을 통하여 연구하였다.