Physical memory has become abundant in system, and workloads have begun using such abun- dant physical memories effectively. However, such large memory footprint has caused overheads in the translating mechanism, decreasing performance severely for some workloads.
In this work we investigate the problem of translation mechanism which is becoming the bottleneck of large memory workloads. We study past and current research on improving the translating mechanism. Based on some work which take dramatic changes to the virtual memory organization, we propose flexible virtual segmentation, which adds another address space between the virtual and physical address spaces. The additional address space allows postponing time consuming translations to after the LLC miss. We use a recently proposed simple translation mechanism for a simple, fast translation for access to the cache. We propose a more complex, but dynamic second level translation for access to the main memory. Although we expect this second level to take much longer than current TLB lookups, we hide the lookup latency by making use of our additional address space, which triggers the second level translations only on LLC miss.
Our proposed system results in speedups of an average of 4.32% for a basic approach, and a 6.35% improvement for an aggressive approach.
컴퓨터 시스템에서 물리 메모리의 양은 상당히 크게 증가하였다. 하지만 가상 메모리 시스템은 20년 전 과 매우 유사한 형태로 남아있다. 근래 발표된 연구들에는 이러한 현재의 가상메모리의 한계와 가상 메모리 주소 변환 과정에서의 문제점에 대한 연구가 활발히 진행되고 있음을 알려준다.
이에 본 연구는 가상 메모리 변환의 병목 현상에 대해 연구하고, 지난 연구들에서 활용하였던 방법인 주소공간을 추가하는 기법을 활용한다. 본 연구에서 제안하는 가상 메모리 시스템은 유연한 세그멘테이션을 지원하는 가상메모리 시스템이며, 선행 연구에서 사용하였던 간단한 세그멘테이션을 활용하여 우리의 일차 주소 변환을 수행하며, 새로 추가된 주소 공간에서 물리 주소 공간으로 주소 변환 하는 효율적인 기법을 제안한다.
실험 결과에 의하면 본 연구에서 제안하는 시스템은 평균적으로 4.32%의 성능 개선을 기대할수 있으며, 더 공격적인 실행을 한다면 약 6.35%까지 성능 향상을 얻을수 있음을 보였다.
