SAR ADC is low power ADC type with development of fabrication. There are two problems to limit the performance of high resolution SAR ADC. One is non-linearity of reference DAC and noise of comparator. Usually, reference DAC of SAR ADCs consists of capacitors. Minimum value of capacitive DAC is limited by kT/C noise. For low power SAR ADC, minimum value of capacitive DAC is essential. Considering mismatch of capacitor, large unit capacitor is proper to high resolution. Therefore, minimum value of capacitive DAC with large unit capacitor is required for high resolution SAR ADC. It is possible through using bridge capacitor. However matching the bridge capacitor is tough. This paper proposed calibration of capacitive DAC with bridge capacitor. Calibration make DAC small with good linearity. Calibration is also able to apply on sub-binary structure which prevents dynamic error of SAR ADC. Additionally, calibration is applied to Vcm-based SAR which consumes low power from DAC. With calibration, SAR ADC is proposed with SAR assisted structure. ADC is fabricated by Samsung 65nm process. Post-simulation shows SFDR = 89.12dB, 6.23mW power consumption with nyquist input at 50MS/s. SNDR = 72.44dB, FoM = 36.4fJ/conv.step is expected with measurement.
SAR ADC는 저전력 ADC로 공정과 함께 발전하는 ADC의 종류이다. 고해상도의 SAR ADC는 Reference DAC의 non-linearity와 비교기의 noise라는 두 가지 성능 제한 요인이 있다. SAR ADC의 경우Reference DAC으로 보통 Capacitor를 이용하여 구현한다. Capacitor를 사용하여 DAC을 구현할 경우 크기는 kT/C noise limitation으로 최소 값이 결정되며 SAR의 저전력 구현을 위해서는 이 값으로 구현하는 것이 필수적이다. 고해상도로 갈수록 DAC을 이루는 기본 unit capacitor가 작아지는데 이것은 mismatch 면에서 좋지 못하다. Bridge capacitor를 사용하면 비교적 큰 unit capacitor를 사용할 수 있으나 Bridge capacitor 자체의 matching이 어렵다.
본 논문에서는 Vcm을 기반의 Bridge capacitor를 사용한 DAC을 사용하는 SAR ADC에서의 capacitor DAC의 mismatch를 보정하는 calibration을 제안한다. 제안하는 기법을 통해 작은 capacitor를 사용하면서 높은 수준의 linearity를 얻을 수 있어 SAR ADC의 저전력 장점을 유지하였다. 또한 sub-binary decision을 사용함으로써 conversion 도중에 겪는 dynamic error 역시 보정하였다. 마지막으로 Assist SAR architecture를 사용함으로써 저전력, 고속동작을 가능하게 하였다. 결과로 65nm 공정을 사용하여50MS/s까지 동작할 수 있는 ADC를 구현하였는데 Nyquist input에서 6.23mW를 소모하며SFDR = 89.12dB의 성능을 보였다. 실제 측정 시에는 SNDR = 72.44dB, FoM = 36.4fJ/conv.step 정도로 예상된다.
