서지주요정보
Reconfigurable adaptive power cell을 이용한 멀티밴드 CMOS RF 전력 증폭기 = Multi-band CMOS power amplifier using reconfigurable adaptive power cell technique
서명 / 저자 Reconfigurable adaptive power cell을 이용한 멀티밴드 CMOS RF 전력 증폭기 = Multi-band CMOS power amplifier using reconfigurable adaptive power cell technique / 김백현.
발행사항 [대전 : 한국과학기술원, 2015].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8027611

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 15015

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Recently, due to the rapidly growing Wi-Fi markets, industry and consumers are demanding high-quality long range wireless devices. In particular, 802.11ah protocol was established for long range Wi-Fi . In order to satisfy 802.11ah broad band frequency plan, multi-band Power Amplifier is needed. To satisfy these demands, multi-band and high linear power amplifiers are required to be used with CMOS process. Reconfigurable adaptive power cell configuration is presented for a multi-band CMOS power ampli-fier. The common gate transistor of a CMOS cascade power cell is made of differently biased 4 transistor cells to have good linearity at the lower frequency band, two of which are turned off to cover the higher frequency band. This allows realizing a multi-band PA without additional switches in the output matching network by using only the reconfigurable power cell structure. The chip is fabricated in 40nm CMOS technology and its size including ESD-protected pad is 1.985mm x 1.61mm. The measurements show that the output power of 27.8(28.2) dBm with PAE of 52.2 (53.5)% at high/low frequency band.

최근 급속히 성장하는 Wi-Fi시장에서, 높은 커버 거리를 가지는 Wi-Fi가 대두되고 있다. 802.11ah 규약이 높은 거리를 가지는 Wi-Fi를 위해 정립되었고, 802.11ah 규약의 넓은 주파수 대역 때문에 다중 대역 전력증폭기가 필요하다. 위의 조건을 만족하는 다중 대역, 고선형 전력증폭기를 설계하기 위하여 Reoonfigurable Adaptive Power Cell 기술을 제안하였다. 이 기술은 캐스코드 구조의 공동 게이트 트렌지스터를 총 4개로 분할하여 다른 bias를 인가한다. 4개의 트렌지스터 bias의 조건에 따라 전력증폭기가 low frequency mode, high frequncy mode로 동작하게 된다. 이 기술은 multi-band 전력증폭기를 구현함에 있어 스위치를 RF path에 사용하지 않고 구현했다는 점에서 이의가 있다. 칩은 TSMC사의 40nm 공정을 이용하여 설계하였고, ESD PAD를 포함한 칩은 크기는 1.985mm x 1.61mm이다. 측정된 출력 파워는 27.8(28.2)dBm이며, 전력증폭기의 효율은 52.2(53.5)%이다.

서지기타정보

서지기타정보
청구기호 {MEE 15015
형태사항 51 p : 삽화 ; 30 cm
언어 한국어
일반주기 저자명의 영문표기 : Baekhyun Kim
지도교수의 한글표기 : 홍성철
지도교수의 영문표기 : Song Cheoll Hong
부록 수록
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서