In the analog circuits the performances can often be improved by applying negative feedback; among others, linearity, noise performance, and dynamic range can be improved.
This paper proposes several analog circuit configurations to improve the linearity of the circuits by employing bias feedback. They include two linear resistors, a transconductor, two multipliers and a class AB op-amp. The proposed circuits may find applications in VLSI realization of high performance continuoustime filters, AGC circuits, telecommunication circuits, precision computational circuits, etc. The performances of all of the proposed circuits expect one were confirmed by IC fabrication using the 1.2$\mu$m CMOS n-well double metal process; the measured results showed a good agreement with the simulation results. The measured results show that all of the proposed circuits have a good linearity over a wide input range.
아날로그 회로에 있어서 부궤환을 사용하는 경우, 회로에서 선형성, 잡음특성, 입력동작 영역의 범위 등이 증대된다. 본 논문에서는 이러한 부궤환 개념을 이용하여, 기존의 회로에서 직류 바이어스의 제한으로 인하여 극복하기 어려웠던 여러 가지의 난점들을 극복 할 수있는 바이어스 궤환기술들을 제안하였다.
바이어스 궤환기술은 회로의 직류 동작점을 입력신호의 크기에 따라 변화시키는 방법이며, 이 기술을 CMOS 아날로그 회로설계에서 널리 사용되는 회로들에 적용시키고, 회로의 설계, 시뮬레이션, 칩의 제작 및 측정을 통하여 회로의 성능이 개선됨을 보였다. 설계된 회로들은 두개의 CMOS 저항, 하나의 transcon-ductor, 두개의 아날로그 곱셈기와 하나의 연산증폭기 이다. 여기서 하나의 아날로그 곱셈기를 제외하고는 모두 칩으로 제작하였다. 칩의 제작은 1.2$\mu{m}$ n-well double-metal CMOS 공정을 이용하였다.
제작된 회로들의 각 특성을 간단히 살펴보면 다음과 같다.
첫째로 제안된 CMOS 저항들은 각각 칩의 면적이 $125 \times 95 \mu{m}^2,250 \times 200 \mu{m}^2$이고, 공급전압의 50%의 크기를 갖는 정현파의 입력신호에 대해서 저항에 흐르는 전류가 1% 미만의 THD를 갖는다. 또한 각 저항 값들은 바이어스 전류로 변화시킬수 있으므로 칩의 온도변화, 제조공정의 변화 등으로 인한 저항 값의 변화를 보상시킬수가 있다. 둘째로 제안된 transconductor는 칩의 면적이 $330 \times 290 \mu{m}^2$이고, 공급전압의 60%의 크기를 갖는 정현파의 입력신호에 대해서 저항에 흐르는 전류가 1% 미만의 THD를 갖으며, 또한 동작주파수가 0-6 MHz 로서 넓은 주파수 범위를 갖는다. 둘째로 제안된 아날로그 곱셈기는 CMOS 트랜지스터가 포화영역에서 동작할 때 나타나는 제곱특성을 이용하여 구현시켰으며, 칩의 면적이 $250 \times 290 \mu{m}^2$ 이고, 공급전압의 60%의 크기를 갖는 정현파의 입력신호에 대해서 저항에 흐르는 전류가 1% 미만의 THD를 갖으며, 또한 동작주파수 범위는 입력되는 쪽에 따라서 30 MHz 와 5 MHz 이상이다. 마지막으로 연산증폭기는 입력신호에 따라 직류바이어스 상태가 천이되는 AB 급의 구조로 구현시켜 용량성 부하에 대하여 구동능력을 크게 하였다. 칩의 면적이 $360 \times 260 \mu{m}^2$ 이고, 용량성부하가 1000 pF 이고 공급전압이 +2.5 [V] 이고 2 $V_{p-p}$ 의 구형파 입력신호에 대하여 2.1 V/$\mu$sec. 의 slew rate 를 갖는다.
본 논문에서는 회로의 동작점을 입력신호의 크기에 따라 변화시키는 바이어스 궤환기술들을 제안 하였고, 몇 가지의 회로들에 대하여 적용시켰을 때 회로들의 전기적 특성들이 향상됨을 보였다. 제안된 바이어스 궤환기술을 이용하여 CMOS 아날로그 회로설계에 적용시킨다면 회로의 성능뿐만 아니라 전체 시스템의 성능도 향상 될 것이다.