As the technology continues to scales down, the minimum ion implantation width (MIW) is coming on as a new constraint for dual-$V_t$ design in sub-22nm technology. We define the MIW and find out the MIW value in future technology nodes. The new constraint causes leakage power overhead due to loss of high-$V_t$ allocations. To solve this new problem, we propose dual-$V_t$ design methods that minimize the leakage overhead without any MIW violation. We employ a three-step approach: expected power-based dual-$V_t$ allocation, $V_t$ reallocation, and MIW legalization. Experimental results show that proposed method can decrease one half on average compared to using only MIW legalization. Our method can allocate dual-$V_t$ without MIW violation increasing only 2.7% of leakage overhead on average.
반도체 공정기술의 발달로 인해 소자의 크기가 감소하게 되면서 누설전류가 큰 폭으로 증가하여 이를 줄이기 위한 다양한 기술들이 제안되고 있다. 그 중에서 dual-$V_t$ 기법은 회로 설계 및 공정 구현 단계에서 적용이 간단하다는 점 때문에 널리 사용되고 있다. 하지만 22nm 이하의 공정에서는 줄어든 소자의 크기로 인해 dual-$V_t$ 기법을 사용할 때 minimum ion implantation width (MIW)라는 새로운 제약조건이 발생하게 되었다. 이 연구에서는 MIW를 정의하고 첨단 공정에서의 MIW 값과 이것이 dual-$V_t$ 디자인 시 미치는 영향을 알아보았다. MIW는 이온 임플란트 과정에서 포토리지스트와 기울어진 이온 임플란트 각도로 인해 도핑이 불가능한 영역이 발생하지 않기 위한 최소한의 임플란트 마스크 레이어 너비이다. MIW로 인해 dual-$V_t$ 디자인 시 high-$V_t$ 셀을 더 적게 사용해야만 하고, 이로 인해 dual-$V_t$ 기법을 사용함으로 얻는 누설전류 감소 효과가 줄어들게 된다. 이 문제를 해결하기 위해 본 논문에서는 MIW로 인한 누설전류 증가는 최소화 하면서 MIW 조건을 모두 만족시키도록 하는 새로운 dual-$V_t$ 기법을 제안하였다. 실험 결과 제안한 방법은 평균 2.7%의 누설 전류만 증가시키면서도 MIW 조건을 모두 만족시키는 dual-$V_t$ 할당결과를 얻을 수 있었다.
