In the past recent years, mobile communication technologies have highly developed and received much attention. In order to fulfill the advanced communication standards while ensuring backward compatibility with the conventional system, the demand for a reconfigurable and flexible radio frequency (RF) receiver is highly increased. This trend leads to the Software Define Radio (SDR) which can afford the multi-signal processing by directly sampling the RF signal. Although the Bandpass Delta Sigma Receiver (BPDSX) is a promising candidate for the SDR architecture, it has high cost problem for the advanced CMOS process and high power dissipation owing to high sampling frequency over four times RF carrier, FC. To reduce the burden of sampling frequency, frequency translating BPDSX with Non-Return to Zero (NRZ) DAC have been proposed for direct sampling at RF. However, it still have the burden of sampling frequency for high speed RF carrier and only single RF carrier is supported. In this thesis, the frequency translating BPDSX using a sinusoidal RF DAC and a constant current density (CCD) tranconductance cell technique is proposed for supporting dual RF carriers of 0.8 GHz/1.6 GHz while reducing sampling frequency indicated as Fc/N.
The proposed dual RF carriers frequency translating BPDSX can provide the same performance for dual RF carrier frequency because the proposed architecture has fixed loop filter regardless of RF carriers by using a carrier frequency dependent feedback factor, $k1_C$, which is controlled by CCD tranconductance cell technique.
The proposed architecture is verified by the prototype chip test. The S11 which can show the RF matching are under -12dB for the carrier frequency of 0.8 GHz (N=1) and under - 12dB for the carrier frequency of 1.6 GHz (N=2). The maximum RF voltage gains are measured as 23 dB and 19 dB for the carrier frequencies of 0.8 G Hz and 1.6 GHz, respectively. The maximum SNDR are obtained as 43 dB and 44 dB for the carrier frequencies of 0.8 G Hz and 1.6 GHz, respectively at signal bandwidth of 5 MHz. The maximum IIP3 of 4 dBm is measured for the carrier frequency of 1.6 GHz.
This work successfully achieved the RF completeness and the lowest figure of merit (FOM) compared to other state of the art works. The proposed architecture implemented in CMOS 90 nm, and the chip occupies 3.1 mm2 (1.4 x 2.2).
글로벌 적인 차세대 통신 규격 만족과 기존의 시스템과의 호환을 위해 reconfigurable 하고 flexible 한 무선 수신기가 요구 되었고, 이러한 흐름 속에서 모바일 단말기는 RF 신호를 디지털로 직접 샘플링 하여 다중 신호처리를 손쉽게 할 수 있는 SDR 를 지향하게 되었다. RF 신호를 디지털로 직접 샘플링 할 수 있는 BPDSX 가 SDR 의 구조로 가장 가깝게 다가가고 있지만, 이를 위해선 RF 케리어 주파수, FC, 의 4 배에 해당하는 높은 샘플링 주파수를 필요로 하게 되고 이는 비싼 공정의 사용 또는 많은 전력소모의 문제들을 야기시키게 된다. BPDSX 의 feedback loop 에 frequency translating technique 을 적용하여
샘플링 주파수의 부담을 Fc 까지 낮춘 frequency translating BPDSX 가 발표 되었지만, 여전히 Fc 가 높아 질수록 주파수에 비례하여 그 문제의 심각성은 더 커지게 된다. 뿐만 아니라 전통적인 BPDSX 방식을 진화하는 차세대 모바일 수신기로 응용, 적용시키기에는 단일 RF 케리어의 한계점이 있다. 본 논문에서는 RF 신호를 디지털로 직접 샘플링을 하면서도 샘플링 주파수의 부담을 Fc/N 로 낮춤과 동시에 멀티 RF 케리어 처리가 가능한, 차세대 모바일 수신기로서 완성도를 높인 디지털수신기를 새롭게 제안한다.
먼저 기존의 BPDSX 의 샘플링 주파수 부담을 Fc 로 낮춘 frequency translating BPDSX 의 모델의 전달 함수를 도출하고, 이를 응용 하여 샘플링 주파수의 부담을 Fc/N으로 낮출 수 있는 구조를 제안하고 새롭게 제시된 구조의 전달함수를 도출하였다. 실제로 BPDSX 구조 타입 수신기의 성능 (RF 신호의 직접 샘플링 디지털 변환 능력, ex: SNDR) 은 BPDSX 를 이루는 루프 필터 디자인에 의해 결정이 되고 이는 다시 말해 루프 필터를 이루는 계수가 전체 성능을 결정 한다고 볼 수 있다. 제안된 구조의 뼈대가 되는 Frequency translating BPDSX 구조의 경우 크게 RF 계수와 아날로그 계수로 분리를 할 수 있는데, Fc/N 의 샘플링 주파수의 부담을 낮추기 위해 새롭게 제시된 구조의 구현을 위해선 N 에따라 변환 가능한 RF 계수를 필요로 한다. N 에 의해 변환 가능한 RF 계수를 사용하게 되면, N 에 구애 받지 않고 고정 된 루프 필터를 사용 할 수 있게 되고 전체 시스템의 안정된 성능 역시 보장함과 동시에 샘플링의 주파수의 부담을 Fc/N 으로 낮추게 된다. 시뮬링크 디자인을 활용한 매틀랩 시물레이션을 통해 이론 적인 분석을 검증하였다. 또한 실제적인 회로 구현 및 칩 측정을 통한 검증을 위하여 RF 계수의 영향을 주는 BP 공진기의 입력 트렌스컨덕턴스와 Sinusoidal RF DAC 의 LO 트렌스컥덕턴스 의 가변적인 디자인이 필수 적이며, 효율 적인 가변을 위하여 일정한 전류 밀도를 갖는 트렌스컨덕턴스 컨트롤 방식을 채택 하였다. 전체적인 회로 구성을 살펴 보면, 제안된 구조는 RF 와 아날로그 부분으로 구분 지을 수 있다. RF의 경우BP 공진기와 I/Q 쿼더럭쳐 타입의 passive mixer, Sinusoidal RF DAC 으로 구성이 되며 아날로그의 경우 저항과 캡, folded-증폭기로 이루어진 적분기와 NRZ DAC, 1bit 의 Quantizer 로 구성되어 있다. 특히 BP 공진기의 경우 적분기 기능과 LNA 기능을 동시에 만족 시킬 수 있도록 RF 피드백 요소를 고려, 절대적인 트렌지스터 사이즈를 결정 하였고 아이솔레이션을 위해 캐스코드 구조를 사용 하였으며 Q factor 의 향상을 위하여 LC 매칭과 더불어 cross couple 구조를 병렬로 추가 하였다.
제시된 방법으로 구현된 칩의 측정 결과를 살펴 보면, 먼저 N 이 1 인 경우 즉, RF 케리어가 800 MHz 일 때, RF 매칭 성능 정도를 확인 해 볼 수 있는 결과 값인 S11 의 경우? 12 dB 이하로 매칭이 되었고, RF 이득의 경우 23 dB 를 얻을 수 있었다. N 이 2 인 경우 즉, RF 케리어가 1.6 GHz 일때, S11 의 경우 ? 11 dB 이하로 매칭이 되었고 RF 이득의 경우 19 dB 를 얻게 되었다. N=1 과 2 인 두 경우 모두 만족 하였으나 RF 측정 결과 값이 다소 차이가 발생 원인은 일정한 전류 밀도를 갖는 트렌스컨덕턴스 컨트롤 방식을 사용함에 있어 800 MHz 경우 1.6 GHz 와 비교 할 때 상대적으로 더 큰 트렌스컨덕턱스 값이 사용 됨에 의한 것으로 보여 진다. 허나 제안된 수신기의 최종적인 성능을 나타내 주는 SNDR 측정
결과는 각각 800 MHz 케리어의 경우 43 dB, 1.6 GHz 케리어의 경우 44 dB 결과 값을 얻게 되었다. 이는 본 논문에서 주된 아이디로 언급 된 N 에 의해 변환 가능한 RF 계수를 사용함으로서, N 에 구애 받지 않고 제안된 수신기가 고정 된 루프 필터로 동작이 원활하게 되었음을 의미 한다. 이는 전체 시스템의 안정된 성능을 보장함과 동시에 샘플링의 주파수의 부담을 Fc/N 으로 낮추어 전체적인 파워 스켈링 역시 가져 올 수 있게 되었다. 실제로 46mW 의 전력 만을 소모하더라고 1.6 GHz 의 RF 신호를 디지털로 직접 샘플링 시켜 44 dB의 SNDR 값과 -11 dB 이하의 S11 6 dB 의 NF 4 dBm 의 IIP3 의 결과 값을 얻을 수
있었다. 이는 SDR 을 향한 차세대 디지털 모바일 단말기로서의 가능성을 높게 시사 하는 바이며 특히, 파워 스켈링의 강점은 RF 케리어가 높아 질수록 그 강점은 두드러지게 된다.