As the data deduplication system has received attention as a promising solution to enhance reliability in Solid State Drives (SSDs), a cryptographic hash function SHA-2 that is used for detecting data duplication is the key bottleneck because of the overhead of extra calculation. Therefore, a dedicated hardware for cryptographic hash function is commonly used to speed up calculation and minimize the performance degradation of SSDs. As a result, the importance of high-performance SHA-2 implementation has been enlarged.
In this thesis, an optimized architecture for increasing throughput is proposed by minimizing critical path delay of iterative calculation that is a major burden of delay to support high data rate of SSDs. In addition, a technique for reducing the required area of SHA-2 by computing two iterative calculations in a single cycle is proposed.
Synthesis result shows that the proposed architecture increases throughput up to 6Gbps or more compared to conventional techniques used for high throughput and the required area is reduced by 41%.
Flash memory 기반의 저장장치인 SSD의 신뢰성을 높이기 위한 방법으로 중복 제거 기법이 주목 받으면서, 데이터의 중복성을 판별하는데 사용되는 hash함수인 SHA-2가 추가적인 연산으로 인한 overhead로 인해 성능에 큰 영향을 미치는 주요 요인이 되고 있다. 따라서 연산 속도를 높이면서 성능 저하를 최소화 하기 위해 고성능의 hash 알고리즘의 하드웨어 구현이 필요하고 또한 그 중요성이 부각되고 있다.
본 학위 논문에서는 고속 연산을 위해 SHA-2내의 반복적인 계산을 위한 구조를 최적화 하여 critical path delay를 줄이고 throughput을 최대화하는 방법을 제안한다. 또한 한 사이클에 두 번의 반복연산을 가능하도록 하여 하드웨어 복잡도를 줄이는 방법을 제안한다.
구현된 하드웨어의 합성 결과에 의하면, throughput을 높이기 위한 기존의 방식에 비해 향상된 성능을 나타내어 목표 throughput인 6Gbps를 만족하며 동시에 41%의 하드웨어 복잡도를 줄이는 결과를 보였다. 따라서 제안된 구조는 고속의 저장장치인 SSD의 성능을 만족하면서 하드웨어 복잡도 면에서 효율적이라 할 수 있다.