Recently, data rate of high-speed channel especially for GDDR is getting increase over 10 Gbps/pin. To have wide bandwidth, number of I/O increases and metal space is going to be very narrow. Hence, cross-talk issue has become more important. On high-speed channel, input signals are degraded by many reasons such as crosstalk effect, channel loss, and ISI. These factors limit the data rate of the channel. Even differen-tial signaling, which has strong external noise immunity, is affected by crosstalk effect because of narrow metal space. Therefore, signal integrity analysis for high-speed channel is required. Eye diagram is easy to check the signal integrity of high-speed channel that is a convenient graphical metrics to analyze received signals at receiver. As data rate increases, deterministic jitter became the dominant jitter component which is considered in worst eye diagram. Previous researches for worst eye diagram estimation have limitations for high-speed channel.
In this thesis, precise and fast eye diagram estimation method is proposed. Proposed eye diagram esti-mation method is able to consider crosstalk effect and be used for two and three channels system. This pro-posed method can be applied for single-ended and differential signaling channels on various substrates such as PCB, silicon and glass interposer. Eye diagrams of silicon and glass interposer channels with same dimension are compared. In addition, using this proposed method, eye diagrams of crosstalk reduction schemes, wide space and wide space with guard trace, are estimated and analyzed.
최근들어, 고속 채널을 위한 GDDR의 전송 속도가 10 Gbps/핀을 넘어서고 있다. 대역폭을 늘리기 위해, IO 개수를 늘리면서 메탈간격을 더 가깝게 만들고 있다. 따라서 누화 효과가 매우 중요해지고 있다. 고속 채널에서, 입력 신호는 누화, 손실, 중첩 등의 효과로 인해 많이 저하 된다. 이런 요소들은 채널의 전송 속도를 제한하게 된다. 외부 잡음으로부터 강한 차동 전송 신호에서도 역시 매우 가까워진 신호선 때문에 누화 효과를 받는다. 따라서 고속채널의 신호 무결성 분석이 중요하다. 아이 다이어그램은 수신단에서 받은 신호의 무결성을 그래픽으로 쉽고 편리하게 분석할 수 있는 도구이다. 전송 속도가 증가하면서 워스트 아이 다이어그램을 결정 짓는 Deterministic jitter가 중요해졌다. 워스트 아이 다이어그램의 이전 연구들은 고속 채널에 쓰이기엔 한계점이 존재한다.
본 연구는 정확하고 빠른 아이 다이어그램 예측 방법을 제안한다. 제안된 예측 방법은 2채널이나 3채널의 누화 효과를 고려할 수 있다. 제안된 방법은 다양한 물질 PCB나 실리콘, 유리 인터포저등의 단일 전송 선로나 차동 전송 선로에서 쓰일 수 있다. 실리콘과 유리 인터포저의 경우 동일한 사이즈를 이용해서 두 채널을 비교해 보았다. 게다가 제안된 방법은, 넓은 메탈 간격, 접지선을 이용한 기존의 누화 효과 감쇄 구조에서도 적용 되어 비교 분석 하였다.
