SILICON CARBIDE (SiC), which has a wide band gap, is an excellent candidate for power switching appli-cations due to its high breakdown field, low ON-resistance, and high thermal conductivity. While it has supe-rior physical and electrical properties, the high density of interface states has become a vital issue. Among various attempts, NO post-oxidation annealing(POA) has been accepted as an excellent method to improve the SiC/SiO2 interface. While many studies have been prevailed to characterize the electrical characteristics of silicon dioxide layers on Si, not enough measurements have been studied on the electrical characteristics of silicon dioxide layers on SiC. Thus, in this study we figured out the electrical characteristics of 4H-SiC metal-oxide-semiconductor capacitor by different NO POA exposure time. NO POA process was adjusted between 0 and 3h at 1175℃ and to investigate the effect of high temperature annealing not of NO gas, N2 POA process was also prevailed. Al was sputtered on the gate oxide as a gate electrode and on the backside for a good back contact. Various electrical characteristics like density of interface trap, near interface trap, trapping rate, time-to-breakdown, breakdown-field were investigated. We found that as NO annealing exposure time increased, the characteristics were basically improved. However no exactingly direct correlation was seen between the nitrogen concentrations at the interface and the electrical characteristics, which is contrary to the other reports. Also, it was found that in-situ N2 annealing followed by NO annealing can promote nitridation. The observed significant influence of high temperature annealing effect can suggest new cost-effective ways of improving the performance of 4H-SiC devices.
4H-SiC 물질은 그 물리적, 전기적 특성이 고전압, 고온, 높은 주파수 영역대에서 사용되는 전력 반도체로의 응용에 적합하다. 하지만 oxide 와 SiC 의 계면에 존재하는 carbon cluster 혹은 native oxide defect 등의 결함으로 인해 전기적 특성이 많이 열화 된다. 이를 극복하기 위해 많은 연구가 진행 되어 왔고 현재 가장 일반적으로 사용되고 있는 방법은 NO 열처리를 통한 계면의 nitridation 이다. 본 논문에서는 NO/N2 열처리 시간을 변경하면서 여러 전기적 특성을 확인해 보고 각각에 대해 분석해 보았다.
Dit 의 경우 NO 열처리 시간이 길어질수록 줄어들었고 후열처리를 전혀 해 주지 않은 as oxidized 소자보다 NO_3h 소자의 Dit 가 약 1/30 정도로 줄어 드는 것을 확인하였다. 또한 native oxide defect 때문이라고 여겨지는 near interface shallow trap 의 경우에도 1/20 이상 줄어들었다. 하지만 NO 후열처리를 통해 계면에 존재하는 N 양과 비례하여 계면 특성이 향상된다고 이야기하는 다른 논문의 보고와는 달리 N 양은 일정한데도 열처리 시간에 따라 계면 특성에 차이가 생기는 것을 확인하였고 또한 어떤 경우에는 N 양이 오히려 더 적은데도 전기적 특성은 향상되는 것도 확인하였다. 이로써 4H-SiC 소자 제작에 있어서 그 특성을 향상시키기 위해서는 단순히 계면에 존재하는 N 양 뿐 아니라 총 고온 열처리 시간도 하나의 중요한 요인임을 확인하였다. 또한 NO 열처리를 1시간 해 준 소자에 비해 NO 열처리를 1시간 해 준 후 in-situ 로 N2 열처리를 추가적으로 해 준 경우 계면에 더 많은 양의 N 이 존재하고, 여러 전기적 특성이 향상되는 것을 확인하였다. 이는 NO 열처리 후에 결합에 참여하지 못 한 채 oxide 에 잔류해 있다가 out diffusion 하는 NO 분자가 추가적인 열처리를 통해 nitridation 에 참여하는 것으로 보여진다.
EOX=8MV/cm 의 높은 field 구간에서 열처리를 해 주지 않은 경우에는 impact ionization 에 의해 hole trap 이 생겨 reliability 에 문제를 일으키지만 NO 열처리를 통해 bonding strength 가 강해져서 그보다 더 높은 field 에서도 impact ionization 이 생기지 않음을 확인하였다.
FN tunneling 으로 전하를 인가해서 oxide trap 특성을 분석하는 경우 trap 되는 위치에 따라 두 가지 방법으로 추출이 가능하다. 전하가 oxide로 인가 되는 interface 와 가까운 위치에서의 trap 특성은 stress 인가 전 후의 CV curve 를 비교해서 flat band voltage가 shift 되는 정도로부터 알 수 있고, bulk oxide 쪽의 trap 특성은 constant-current stress 조건에서 게이트 전압이 shift 되는 정도로부터 알 수 있다. 한편, 낮은 field 내에서 게이트 전압을 왕복으로 sweep 해서 얻게 되는 CV curve 의 hysteresis 결과와 FN tunneling 이 일어나는 높은 field 에서의 flat band voltage shifht 가 비슷한 경향을 보였다. 또한 FN tunneling 이 시작되기 전의 낮은 field 에서도 상당량의 flat band voltage shifht 이 측정되었다. 이 두 가지 결과로부터 flat band voltage shifht 로부터 얻게 되는 trap 정보는 FN tunneling 을 거친 전하의 trap 외에도 oxide 에 존재하는 defect 에 의한 trap 또한 상당한 영향을 미친다는 것을 알 수 있다. 열처리 시간이 길어질수록 flat band voltage shifht 이 작아지는 이유는 열처리로 인해 interface 쪽에 존재하던 oxide defect 가 줄어들었기 때문으로 보여진다. 게이트 전압 shifht 의 경우 열처리를 거친 소자들은 여러 stress 조건에 대해 서로 일정한 값을 보였다. 이 결과로부터 다른 전기적 특성들과는 달리 bulk oxide trap 특성은 열처리와 상관 관계가 없음이 확인 됐다.
Eox=8.8MV/cm 의 constant-voltage stress 조건에서 time-to-breakdown(tBD)을 측정한 결과로부터, 어떤 분위기이든지 상관 없이 총 후열처리 시간이 길어짐에 따라 reliability 가 향상되는 것을 확인하였다. 열처리를 총 3시간 해 준 샘플들의 경우 as oxidized 에 비해 10배 이상 tBD가 향상되었다. Trapping 특성 결과와 비교했을 때 bulk oxide trap은 열처리 시간에 관계 없이 일정했던 반면 near interface trap 에서는 열처리 시간에 따라 trap이 줄어드는 경향성을 보였는데 near interface trap 의 경향성과 tBD 의 경향성이 상응하는 것으로 보아 SiC 소자에서는 interface defect 가 reliability 에 크게 영향을 미친다는 것을 알 수 있다.
Breakdown field(EBD) 도 tBD 와 동일한 비슷한 결과를 보였고, 동일하게 해석할 수 있다.
높은 field stress 로 인한 interface state generation 을 확인해 본 경우, NO 열처리를 해 주지 않은 소자들의 경우 stress 인가 후 Dit가 1.5배 가량 증가하였지만 NO 열처리를 해 준 샘플들의 경우에는 크게 변하지 않았음을 볼 수 있는데, 이는 계면에 존재하는 N bonding 으로 인해 bonding strength 가 강하여졌기 때문이다.