Recently, with the development of information and communication technology the use of communication equipments has been expanded to all areas in modern society. As increasing demand for high speed information transfer in the eld of modern digital communication, the powerful error correcting capability of the error correction scheme comes to be necessary. Concatenated error correcting system is known as an error correction code having a strong error correction capability. As an example in
point, Turbo code is a representative concatenated error correction code, which was proposed by Berrou, Glavieux and Thitimajshima in 1993. It is known as an error correction code using the turbo principle which is an iterative decoding algorithm close to Shannon limit. Since the discovery of turbo codes, iterative decoding has become a vital eld of research in digital communication. Based on extrinsic information transfer (EXIT) charts, the convergence behavior of iterative decoding is studied for a number
of serially concatenated systems, such as a serially concatenated code, a coded data transmission over an intersymbol interference channel, bit-interleaved coded modulation, or trellis-coded modulation.
In this thesis, the outer code design technique is utilizing EXIT chart through linear programming. The proposed method is a construction of code concatenations with iterative decoders. It can be close to the capacity limit. In addition, I propose design techniques of low complexity decoder and QC double interleaver which has easy structural properties for hardware implementation. The proposed design techniques have an advantage of significantly reducing the complexity while the performance degradation is small, which has been verified through simulations. Lastly, the design methods of high-throughput parallel BCJR decoder and low power consumption/high-throughput decoder through decoding scheduling of inner decoder are proposed. It is shown that proposed methods have analogous WER performances to conventional methods and performance of proposed methods are verified through simulation
최근 정보통신 기술의 발전과 함께 통신기기의 사용이 우리 생활의 전 영역으로 확대되고 있다. 그에 따라 정보량이 급증하여 높은 정보 전송률에 대한 요구가 높아짐으로써, 적은 복호 복잡도를 가지며 오류 정정 능력이 탁월한 오류 정정 기법이 필요해졌다. 연접 오류 정정 부호는 처리 할 수 있는 정도의 복호 복잡도를 가지며 강력한 오류 정정 능력을 갖는 오류 정정 부호로 알려져 있다. 대표적인 연접 오류 정정 부호인 터보 부호는 1993년 Berrou, Glavieux, Thitimajshima에 의해 처음 제안 되었으며, 반복적인 복호화 알고리즘인 터보 원리를 이용하여 샤논의 한계에 거의 도달하는 오류 정정 부호로 잘 알려져 있다. Turbo 원리는 현대 디지털 통신 분야인 등화 (equalization), 대역폭 효율 변조 (spectrally efficient modulation)와 다중사용자 검파 (multiuser detection)에서 필수적인 연구 주제로 자리 잡고 있다. EXIT chart를 통해 직렬 연접 오류 정정 부호, 간섭 채널에서의 데이터 전송, 비트 인터리브드 된 부호화 변조 그리고 격자 부호 변조와 같은 많은 직렬 연접 시스템에서 EXIT chart를 기반으로 반복 복호의 수렴 과정이 연구되었다.
본 논문에서는 선형 계획법을 이용하여 EXIT chart를 통한 외부 부호 설계 방법을 다루고 있으며 제안된 방법은 채널 용량에 근접하는 외부 부호 설계 법이다. 추가적으로 하드웨어 구현을 위한 쉬운 구조적 특징을 가지는 저복잡도 복호기와 QC 이중 인터리버의 설계 방법에 대해서 다루고 있다. 복잡도는 크게 줄이면서 성능의 열화가 적다는 제안된 방법의 장점을 모의실험을 통해 검증하였다. 마지막으로 고처리율 병렬 BCJR 복호기 설계 방법과 내부 복호기의 복호 일정 조정을 통해 저전력 소모/고처리율 복호기 설계 방법을 제안하였다. 모의실험을 통해 기존 방식의 성능과 비슷하다는 것을 검증하였다.
