Organic thin-film transistors, OTFTs have been attracting a great attention because they have many ad-vantages such as various synthetic method of organic materials, simple and easy process, low cost, and possibil-ity to realize flexible devices. The device performance of OTFTs was dramatically increased and the state-of-the-art OTFT device performance was comparable to the existing amorphous silicon TFTs used in active-matrix liquid crystal display, AMLCD. Therefore, application of OTFTs in AMLCD, AMOLED, e-paper, RFID, and sensors would be very promising. In OTFTs, pentacene, an organic semiconducting material for an active layer have been used for fabrication of OTFTs since it shows superior performance in terms of high mobility. Howev-er, pentacene has significantly low solubility into most organic solvents so that solution process with it is nearly impossible. Therefore, TIPS-pentacene with bulky side groups on pentacene was synthesized to be used with solution process. Also, SiO2 have been widely used for the gate dielectric for OTFT devices due to easy process and good electrical properties. However, the thickness of SiO2 layer is very thick in order to decrease gate leak-age. Consequently, it brings low capacitive coupling and subsequent operation voltage is not able to be low. One of strong candidate to realize low-voltage operation is using self-assembled monolayer (SAM) gate dielectric. The SAM layer is formed in a simple solution process and brings ultra low driving voltage due to its thin thick-ness. However, usual solution process on SAM layer is problematic because the surface tension of SAM layer is too low so that most organic solvents do not wet on it.
In this work, pentacene-based OTFTs on SAM gate dielectric layer were fabricated for optimization of SAM layer prior to main research. Pentacene thin-film was found to have the best quality when the substrate temperature during deposition was 90℃. Also, SAM layer was optimized by varying O2-plasma time before SAM treatment and it turned out that SAM layer with plasma time of 1 min showed the best performance.
Solution processed TIPS-pentacene thin-film was formed by spin-coating on SAM layer using hexane with low surface tension to fabricate low-voltage driving OTFTs. Also, seed layer was introduced in order to enhance thin-film quality and subsequent device performance. The thin-film quality was improved with respect to crystallinity, molecular ordering, and average grain size. Device performance using seed layer inserted was also improved which mobility was improved from 7.6x10-3cm2/V-s to 5.1x10-2cm2/V-s with maintaining opera-tion voltage less than 3V. To further improve device performance, drop-casting method was adopted and the substrate was tilted with an angle of 5° to make TIPS-pentacene thin-film with desired direction. In this case, charge carrier mobility was found to be 2.2x10-1cm2/V-s which much increased value compared to that of spin-coated and even seeding devices.
유기물 반도체의 다양한 합성방법, 간단한 공정, 저비용, 그리고 유연소자 실현가능성 등의 많은 장점으로 인해 유기박막트랜지스터에 관한 연구가 활발히 진행되고 있다. 또한, 유기박막트랜지스터의 특성 또한 크게 증가하여 현재 개발된 소자의 경우 AMLCD에 사용되고 있는 기존 비정질 실리콘 박막트랜지스터 (amorphous silicon TFTs)의 특성과 비슷하거나 능가하는 수준에 달한 상태이다. 따라서 AMLCD, AMOLED, RFID, 전자종이, 센서 등에 대한 유기박막트랜지스터의 적용을 기대하고 있다. 이러한 유기박막트랜지스터의 유기물반도체로써 펜타센 (pentacene)을 이용한 소자에 관한 연구가 집중적으로 진행되어왔는데, 이는 펜타센이 유기물 중에서 가장 높은 전하이동도 (charge carrier mobility)를 보여주기 때문이다. 하지만 펜타센 자체의 경우 분자구조로 인해 유기용매에 대한 용해도가 매우 낮기 때문에 용액공정이 불가능하다는 큰 단점을 지니고 있다. 따라서, 이를 보완하기 위해 펜타센의 양쪽에 bulky 곁가지 분자를 치환시켜 용해도를 높여 용액공정이 가능케 하였다. 게이트 절연층의 경우 SiO2를 보편적으로 이용하고 있으나, 게이트 누설전류 방지를 위해 막의 두께가 100nm이상으로 두꺼워지고, 이에 따라 OTFT 소자의 구동 전압도 40 V ~ 100 V로 높게 나타난다. OTFT 소자의 구동 전압을 낮추기 위한 대안 중 하나는 자가조립단분자막 (self-assembled monolayer, SAM) 게이트 절연층을 이용하는 것이다. 간단한 용액공정으로 형성이 가능하며 매우 얇은 두께 (~2.1 nm)로 인해 3V 내외의 저전압 구동이 가능해지는 장점을 지닌다. 그러나 SAM 절연막의 낮은 표면에너지로 인해 대부분의 유기용매가 그 절연막 위에 젖지 않는 문제가 발생한다. 따라서 본 연구에서는 낮은 용해도와 낮은 끓는점으로 인해 poor하지만 표면에너지가 낮은 hexane을 TIPS-pentacene에 대한 유기용매로 사용하여 저전압 구동이 가능한 TIPS-pentacene 유기박막트랜지스터 제작 및 그 특성 향상에 대한 연구를 진행하였다.
먼저 SAM 게이트 절연층의 조건 최적화를 위하여 산소 플라즈마 처리 시간에 변화를 주어 최적화된 SAM 절연층을 형성하였으며 이 때의 유기물 반도체층은 펜타센을 진공 증착하여 형성하였다. 최적화된 산소 플라즈마 파워 300W, 처리 시간 1분에서 소자의 전하 이동도 (2.2x10-2cm2/V-s) 및 드레인 전류(-22μA) 가 가장 높게 나타났다.
Hexane을 이용한 TIPS-pentacene 용액을 스핀코팅하여 SAM 절연층위에 유기박막을 형성하였으며, 전하 이동도 7.6x10-3cm2/V-s로 예측한 바와 같이 매우 낮은 특성을 보였다. 이렇게 낮은 소자의 특성을 향상 시키기 위해 유기박막 형성 전에 seed 레이어를 도입하였다. Seeding 효과를 분석하기 위해, AFM, XRD, Raman spectroscopy 등을 통해 유기박막에 대한 특성을 비교 분석하였으며, 완성된 소자의 경우 전하 이동도가 5.1x10-2cm2/V-s로 7배 증가한 성능을 보여주었다. 향상된 소자의 특성은 절연층/ 유기박막 계면에서의 결정립 크기 증가와 seeding으로 인한 유기 분자들의 배열 증가에 기인한 것으로 보인다.
Seed 레이어 도입 연구와 별개로 소자의 특성을 보다 향상 시키기 위해 용액공정법 중 하나인 드롭-캐스팅 (drop-casting)을 통해 유기박막을 형성하고 저전압 구동 유기박막트랜지스터 소자 제작에 대한 연구를 진행하였다. 유기박막 형성시, 샘플을 채널 방향으로 5° 기울여 공정을 진행했으며, 완성된 소자는 2.2x10-1cm2/V-s의 높은 전하 이동도를 보여주었다. 스핀코팅을 통한 소자 대비 28배 가량 크게 증가한 소자의 특성은 드롭-캐스팅 방법의 늦춰진 유기용매 증발 속도와 박막의 선택적 방향 성장으로 인한 것으로 결론을 내릴 수 있었다.
