A stochastic reference clock generator (SRCG) working with encoded data is presented in this paper. As SRCG has only single D-flipflop operating line-rate and all the other component operating in divided rate, it is suitable for low power clock and data recovery system (CDR). SRCG extracts frequency information directly from incoming data and creates clock-like signal. However, the average frequency of SRCG is not only related to data rate, also transition density of data. The encoded data with unexpected transition density causes the frequency offset of voltage controlled oscillator (VCO). The proposed scheme has adaptive frequency divider which can select the optimum division ratio of SRCG. Therefore, the average frequency of SRCG is always con-stant value regardless of the transition density of incoming data. The proposed adaptive frequency divider is fabricated by 90nm CMOS process and 0.55mW power consumption at 2.7Gbps data.
클럭 및 데이터 복원기술은 일반적으로 주파수 정보를 얻기위해서 외부 크리스탈 발진기를 필요로 한다. 그러나, 외부 크리스탈 발진기는 전체 시스템의 비용 및 전력소모를 증가 시키는 원인이 된다. 기준 발진기를 사용하지 않는 기술들이 많이 제안되었지만 그 중 통계적 기준 발진기는 간단한 구조와 분주된 주파수로 동작하기 때문에 전력소모와 크기측면에서 매우 경쟁력있는 기술이다.
통계적 기준 발진기의 출력 주파수는 분주율과 데이터의 천이 밀도에 의해서 결정되는데, 인코딩 된 데이터의 천이밀도는 인코딩방식에 따라 다르므로 시스템을 설계시 신중히 고려되어야 한다. 이 논문에서는 천이밀도와 무관하게 동작하는 통계적 기준 발진기를 제안한다. 피드백 루프에 의해서 최적의 분주율로 데이터는 분주되기 때문에 천이밀도와 무관하게 항상 일정한 주파수의 출력을 얻을 수 있다. 90nm CMOS공정에서 구현된 이 기준발진기는 0.00918mm2 의 크기와 0.55mW의 파워를 소모한다.
