In this dissertation, we propose a high-frequency scalable electrical model of a TSV. The proposed model includes not only TSV but also bump and re-distribution layer (RDL), which are additional components when using TSVs for 3D IC design. The proposed model is developed with analytic RLGC equations derived from the physical configuration of a TSV. Each analytic equation is proposed as a function of design parameters of a TSV, bump and RDL, which is to be scalable. As a result, single-ended signal TSV and differential signal TSV is analytically modeled with scalability. The scalability of the proposed model is verified by simulation from the 3D field solver with parameter variations, such as TSV diameter, pitch between TSVs and TSV height. The proposed model is experimentally validated by the measurement up to 20 GHz with the fabricated test vehicles of a single-ended and a differential TSV channel. Based on the proposed scalable model, we analyze and compare the electrical behaviors of a single-ended and a differential signal TSV, depending on the design parameter variations in frequency domain and time domain such as insertion loss, characteristic impedance, voltage/timing margin and noise immunity. In addition, power consumption modeling of a TSV channel which includes TSV depletion effect is proposed based on the verified scalable analytical model. With power consumption modeling, we analyze and compare power consumption depending on design variations and 3D architectures. For the wide-bandwidth 3D IC, a novel 3D IC reliability test and analysis method is proposed using the proposed analytical model. The proposed method which is to detect and differentiate TSV failures and failure locations are verified by measurements with fabricated test vehicles.
본 연구는 기존의 이차원적인 칩패키지 시스템의 한계를 뛰어넘을 수 있는 삼차원 집적 회로 시스템에서 매우 중요한 수직적인 인터커넥션인 관통 실리콘 비아 (Through Silicon Via, TSV)의 모델링에 관한 연구이다. 앞으로 삼차원 집적 회로 시스템 설계에서 TSV는 없어서는 안 될 중요한 기술이며, 광대역폭 시스템을 위하여 TSV의 개수가 크게 늘어날 것이기에 TSV 채널에 대한 전기적인 특성에 연구가 매우 중요하다.
본 연구에서 제안된 모델링은 등가 회로의 성분들을 설계 변수와 물질 특성들을 변수로 한 분석적인 수식으로 제안이 되었다. 따라서 기존의 측정 기반으로 피팅된 모델과는 달리 다양한 설계 변수들의 변화에 따른 전기적인 특성 예측이 가능하며, 20 GHz까지의 주파수 영역 측정을 통하여 그 모델링의 유효성을 검증하였다. Single-ended 신호 전송을 위한 TSV의 경우뿐 아니라 두 개의 신호선으로 하나의 신호를 전송하는 Differential 신호 전송을 위한 TSV의 경우에도 scalable한 모델이 제안되었다. 이를 통해 차세대 삼차원 반도체 기술을 위한 광대역폭, 고속 신호 전송에서의 TSV의 전기적인 특성을 분석하였다. 그리고 제안된 모델과 측정을 기반으로 Single-ended와 Differential signal TSV의 경우의 전기적인 특성을 분석 및 비교하였다. 또한 제안된 분석적인 모델을 기반으로 등가 캐패시턴스를 추출하여 저전력 신호 전송을 위한 전력 소모 분석을 진행하였다.
또한 삼차원 반도체 집적 시스템에서 크게 이슈가 되고 있는 신뢰성 문제를 향상시키기 위하여 검증된 분석적인 TSV의 모델을 바탕으로 Z 파라미터를 이용한 TSV 불량에 대한 전기적인 모델링 및 분석 방법이 제안되었다. 제안된 방법은 관통 실리콘 비아를 통해 칩을 적층할 때 발생하는 불량의 종류를 검출하고 그 위치를 파악할 수 있는 방법으로, 샘플 제작을 통하여 측정을 통하여 검증되었다.
