In this paper, RF Front-End circuits for the 60 GHz wireless communication are studied. The performances of the RF Front-End circuits at 60 GHz are quiet limited comparing to the performance of the RF circuits under 10 GHz. Main performance is-sues are gain, efficiency, and output power. Also wide operating bandwidth of the 60 GHz system with low noise figure is hard to achieve in designing phase shifter IP.
Firstly the study focuses on transistor architecture and bias of the transistor. To en-hance gain bandwidth product, this thesis drives fmax equation with design parameters and the result of the fmax versus transistor geometry is plotted. In this process, optimum transistor architecture for enhancing gain bandwidth product can be determined. The 60 GHz transistor bias points under the concept of the current density for LNA and PA are defined to standardize bias condition of the millimeter transistors.
The miller compensated transformer coupled PA is suggested to solve the gain and efficiency problems. The effect of the miller compensation capacitor Cm is explained in boosting gain and reducing phase distortion. The measurement results verify the oper-ating algorithm of the inserting Cm. The cascade power combining PA is also suggested. The algorithm of the power combination is equated and simulated in this thesis. Due to adopting the new power combination method, the performance of gain, efficiency, and output power of the newly proposed PA are enhanced largely.
The wideband digitally controlled 5 bit phase shifter is studied, designed, and meas-ured in the last chapter. The main contribution of the phase shifter is proposing series resonant matching of the 2 stage poly-phase filter. Its operation is analyzed and con-firmed for using in phase shifter. Measure results shows 2.5 dB noise reduction and 9 dB gain enhancement.
본 논문에서는 60 GHz RF 송수신회로에 대해 연구하였다. 60GHz 대역의 RF 송수신 회로의 경우 10 GHz 대역 이하의 RF 회로의 성능에 비해 매우 제한적이다. 주요 성능 이슈는 이득, 효율, 그리고 출력 전력이다. 또한, 낮은 Noise figure를 수반한 60 GHz 대역의 넓은 동작 주파수 범위 환경은 위상천이기 IP를 설계하는 것을 어렵게 한다.
첫번째로, 본 논문에서는 트랜지스터의 구조 및 바이어스에 포커스를 맞췄다. 이득 대역을 넓히기 위해, 본 연구에서는 설계 파라미터와 함께, fmax 공식을 유도하고,각 트랜지스터 구조에 대한 fmax 결과를 도시하였다. 이 과정에서 이득 대역을 증가시키기 위한 최적화된 트랜지스터가 결정될 수 있다. LNA와 PA에 대한 전류 밀도의 개념 안에서 60GHz 트랜지스터 바이어스 포인트는 밀리미터 트랜지스터의 바이어스 조건을 표준화하는 것으로 정의된다.
PA의 이득과 효율 문제를 해결하기 위해 Miler 보상 변환기가 결합된 형태의 구조가 본 논문에서 제안된다. Miler 보상 캐패시터 Cin의 효과는 위상 왜곡을 줄이고 이득을 크게 하기 위해 사용된다. 측정 결과는 Cin의 효과를 확인시켜 준다. 또한, 캐스케이드 방식의 전력 결합 PA가 제안되었다. 전력 결합 알고리즘은 같은 이론으로 분석 및 시뮬레이션되었다. 새로운 전력 결합 방법을 적용시킴을 통해, 새롭게 제안된 PA의 이득, 효율, 그리고 출력전력 성능을 크게 개선시켰다.
마지막 단원에서는 디지탈로 제어되는 광대역의 5 비트 위상 천이기를 분석, 설계, 측정하였다. 위상 천이기의 중요한 역할은 2단 다위상 필터의 직렬 공진 매칭이다. 그러한 동작을 분석하고 확인하였다. 측정된 결과는 2.5 dB의 잡음제거와 9 dB의 이득 증가를 보여준다.
