This paper presents system and circuit level design techniques for high speed serial links for both telecom and datacom applications. The proposed design includes a rotator based transmitter architecture suitable for parallel applications, a low power multiplexer with preemphasis, and a mismatch tolerant quadrature VCO. The jitter transfer characteristic of the proposed design is determined only by the locations of two real poles unlike conventional de-signs, where the peaking is determined by the damping factor. The multiplexer reduces the power consumption substantially by incorporating preemphasis with multiphase clocking schemes. The proposed VCO tolerates process variations causing amplitude mismatch and overcomes phase ambiguity prevalent in conventional designs while improving the phase noise performance.
이 논문에서는 시스템 및 회로 레벨에서 텔레콤과 데이터콤을 위한 고주파 시리얼 링크의 디자인 기법을 소개하였다. 제안한 디자인에는 병렬 시스템에 적합한 rotator 기반의 송신기, 프리엠퍼시스 기법을 적용한 저전력 멀티플렉서, 그리고 미스매치 내성을 가진 직각위상 전압제어발진기가 포함된다. 지터 피킹이 감쇠율에 의하여 결정되는 전통적 디자인과 달리 제안한 시스템의 지터 전송 특성은 두 리얼 폴의 위치에만 의하여 결정된다. 멀티플렉서는 프리엠퍼시스 기법과 다중위상 클락킹 스킴을 적용하여 전체 전력소모를 많이 줄였다. 제안한 직각위상 전압제어발진기는 위상잡음 성능을 높이는 동시에 전통적 구조에 존재하는 위상 모호성을 제거하였고 공정 편차에 의하여 생기는 진폭 미스매치에 대하여서도 둔감하다.
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
