A reference clock generator is one of the most important components in many electronic devices.
Common clock references are based on quartz crystals which offer high quality factor, good phase noise performance and excellent stability against temperature, voltage, and process variations. However, due to the incompatibility with silicon integration and high power consumption, they are not suitable to biomedical devices which require long battery lifetime, low cost and especially, small size but do not require near-crystal accuracy. This thesis focuses on eliminating the quartz crystals and generating reference clock on a silicon chip. Moreover, a wireless calibration technique is proposed, which enables calibration of the CMOS clock oscillator without complecated equipments and cost consuming.
Temperature and process insensitive CMOS current reference
This thesis presents a low voltage and low power CMOS current reference which achieves a high current stability to temperature variation without trimming.
For the current reference`s immunity to temperature variation, a new linear temperature compensation scheme
is employed, which cancels the temperature coefficient of an on-chip poly resistor. In addition, since the temperature coefficients of the
resistor and an output voltage of the linear temperature compensation have constant values independent of process variation, the
current stability to temperature can be ensured without trimming.
The proposed current reference is implemented in 0.18 $\mu$m CMOS technology and consumes just 1.4 $\mu$W from 1 V supply. It achieves temperature coefficient of 24.9 ppm/$^\circ$C
with 0$^\circ$C to 100$^\circ$C of temperature variation, which is the lowest among the recently reported CMOS current references.
Low power CMOS clock oscillator
In order to generate stable clock frequency against temperature and supply variations
a novel CMOS reference clock oscillator is proposed which exploits the proposed CMOS current reference.
The proposed oscillator employs a supply-regulated ring-oscillator in a temperature compensated feedback loop,
which minimizes the frequency sensitivity to supply and temperature variations.
The clock oscillator achieves frequency variation of less than $\pm$ 0.05 $\%$ against supply variation of 1.2V $\sim$ 3V and $\pm$ 0.4 $\%$ against temperature variation of -20 $^\circ$C $\sim$ 100 $^\circ$C. In addition, low power consumption is achieved by using sub-threshold bias circuits.
When the performance of the clock oscillator is compared with that of the recently reported low power CMOS reference clock oscillators,
the frequency variation to supply variation is reduced by more than an order magnitude and temperature sensitivity is also improved by approximately a factor of two.
The proposed CMOS clock oscillator is implemented in 0.18 $\mu$m CMOS technology and consumes just 80 $\mu$W from 1.2 V supply at the output frequency of 10 MHZ.
Ultra low-power CMOS voltage reference
Although the frequency stability of the proposed clock oscillator is superior to the recently reported low power CMOS reference clock oscillators,
it consumes more power and occupies more area by a factor of two than the state-of-the-art work. Since a bandgap reference accounts for about 50 $\%$ of power and area in the CMOS oscillator, A CMOS voltage reference has to replace such a bandgap voltage reference to save power and area.
A low-voltage, low-power CMOS voltage reference with high temperature stability in wide temperature range is presented in this thesis.
The temperature dependence of mobility and oxide capacitance is removed by employing transistors in saturation and triode regions and the temperature dependence of threshold voltage is removed by exploiting the transistors in weak inversion region.
Implemented in 0.13 $\mu$m CMOS, the proposed voltage reference achieves average temperature coefficient of 29.3ppm/$^\circ$C with a standard deviation of 5.2 ppm/$^\circ$C against temperature variation of -50 $^\circ$C $\sim$ 130 $^\circ$C and line sensitivity of 337 ppm/V against supply variation of 0.7 V $\sim$ 1.8 V, while consuming 210 nW from 0.7 V supply.
The power supply rejection ratio without any filtering capacitor is -56 dB and -18 dB at 100 Hz and 10 MHz, respectively. The chip area is 0.0231 $mm^2$
When compared a bandgap voltage reference, area is reduced by a factor of four and power consumption is improved by more than two order magnitude.
Wireless calibration technique
The nominal self-oscillation frequency of the clock oscillator will inevitabley be insufficiently accurate due to process variation. Consequently, a wireless process calibration technique is developed to determine to recenter the self-oscillation frequency automatically on the tester. For design of the wireless calbration technique, the most important property is a small area and a simple structure since the circuits for the technique will be redundant after completing calibration. A process calibration loop and a clock recovery circuit are included in the CMOS clock oscillator which requires calibration. The clock recovery circuit is composed of an amplifier and injection locked oscillator which operates as an amplifier and a filter. In order to employ the wireless calibration technique, first of all, the CMOS clock oscillator must have programmability. Hence, a novel programmble current reference is also presented in this thesis.
The CMOS reference clock oscillator with the proposed CMOS voltage reference and the programmable current reference is fabricated in a 0.13 $\mu$m standard CMOS process.
When the performance of the clock oscillator is compared with that of the previous CMOS reference clock oscillator,
the frequency variation, area and period RMS jitter are improved by approximately a factor of two and the power consumption is reduced by approximately a factor of seven.
The proposed clock recovery circuit is also implemented in a 0.13 $\mu$m standard CMOS process. The area of the clock recovery circuit are about 0.012 m$^2$ and comsumes 27 $\mu$W at 1.2V supply. It can achive a frequency range of 6 MHz $\sim$ 14 MHz and recover the input signal with minimum input power of -45 dBm.
기준 주파수 발생기는 많은 전자 기기에서 가장 중요한 component중 하나이다. 가장 많이 사용되고 있는 기준 주파수 발생기는 높은 Q factor, 좋은 phase noise, 온도, 전압, 프로세스에 대한 높은 안정성 을 가지고 있는 크리스탈을 기반으로 한 오실레이터이다. 그러나 실리콘 위에 집적할 수 없고 많은 전력을 소모하며 비싸기 때문에 작은 면적, 저전력, low-cost를 요구하는 bio-medical device나 다양한 sensor에는 적합하지 않다. 따라서 이 논문에서는 이러한 크리스탈을 제거하고 bio-medical device나 다양한 sensor에 적합한 실리콘에 집적할 수 있는 clock oscillator를 제안하고 측정을 통해 검증하였다. 더불어 wireless calibration technique을 제안함으로써 대량의 clock oscillator를 복잡한 equipment없이 손쉽게 calibration 할 수 있도록 하였다.
Temperature and process insensitive CMOS current reference
Triming이나 calibration과 같은 post-processing이 없이도 높은 온도 안정성을 가지는 current reference를 제안하였다. 실리콘 내에서 poly 저항은 온도에 비례하는 온도 의존성을 가지고 이때 temperature coefficient는 process에 관계없이 항상 일정한 특성을 가지고 있다. 따라서 저항과 똑같은 temperature coefficient를 가짐과 동시에 process에 insensitive한 특성을 가진 제안하는 linear temperature compensation circuit을 이용하여 생성함으로 온도와 프로세스 변화에도 일정한 전류를 생성하는 current reference를 설계하였다. post-processing없이 10개의 칩을 측정 결과 평균 24.9 ppm/$^\circ$C 의 temperature coefficient를 얻었으며 이는 지금까지 발표된 CMOS current reference중 가장 좋은 온도 안정성이다. 또한 면적, 전력소모 또한 각각 0.0232 $mm^2$와 1.4 $\mu W$로 가장 작은 면적과 전력 소모 값을 가진다.
Low power CMOS clock oscillator
온도 변화에도 안정한 주파수를 생성하기 위해 앞서 제안한 current reference를 이용한 temperature compensated feedback loop을 supply regulated ring VCO에 인가한 새로운 구조의 CMOS clock oscillator를 제안하였다. 이 oscillator는 bandgap reference를 사용하여 supply voltage를 제공함으로 자연스럽게 supply insensitive한 특성을 가지게 되었다. 또한 bias circuit의 MOS transistor는 sub-threshold region에 동작함으로 저전력 소모가 가능하다. 0.18 $\mu m$ CMOS 공정으로 제작 후 측정한 결과 supply variation에 대해서는 $\pm$ 0.05$\%$, temperature variation에 대해서는 $\pm$ 0.4 $\%$ 주파수 변화가 있었고 이 둘을 함께 고려하면 $\pm$ 0.4$\%$ 주파수 변화가 있었다. 이는 지금까지 발표된 low power CMOS clock oscillator와 비교하면 3 $\sim$ 4배 개선된 성능이다. 면적은 0.22 $mm^2$ 에 80 $\mu W$의 전력을 소모한다.
Ultra low-power CMOS voltage reference
앞서 제안한 clock oscillator가 주파수 안정성은 우수하지만 면적이나 전력 소모 면에서는 state-of-the-art work에 비해 2배 가량 크고 더 많이 소모한다. 그 이유를 살펴본 결과 bandgap voltage reference가 전체 면적의 절반을 차지하기 때문이다. 따라서 이를 대체하기 위해 CMOS voltage reference가 필요하다. 제안하는 CMOS voltage reference는 negative temperature coefficient를 가지는 MOS의 threshold voltage와 positive temperature coefficient를 가지는 sub-threshold에서 동작하는 MOS의 gate-source voltage의 차를 MOS size 비로 더하여서 온도에 안정한 voltage를 얻었다. 또한 MOS의 temperature dependent parameter들은 saturation과 linear region에서 각각 동작하는 MOS 특성을 이용하여 상쇄하였다. 0.13 $\mu m$ CMOS 공정을 이용하여 제작하였으며 12개의 칩을 측정한 결과 -50 $\sim$ 130 $^\circ C$ 온도 변화에서 평균 29.3 ppm/$^\circ$C 의 temperature coefficient를 얻었으며 이 때 전력은 210nW를 소모하였다. 기존의 bandgap voltage와 비교 했을 때 면적은 4배 전력은 100배 이상 개선되었다. 지금까지 발표된 CMOS voltage reference와 비교하면 temperature range가 2배 이상 넓지만 temperature coefficient는 state-of-the-art work보다 좋거나 비슷한 성능을 가진다.
Wireless calibration technique
CMOS clock oscillator를 calibration 하기위해서는 programmability가 clock oscillator 특성에 추가되어야 한다. 이를 위한 방법은 먼저 capacitor size를 변화 시키는 것이다. 앞서 제안한 clock oscillator는 이 방법을 사용하였으나 capacitor의 size 뿐만 아니라 MOS capacitor의 temperature dependancy 문제를 가지고 있었다. 이를 위해 reference current를 조절하는 다시 말해 programmable current reference를 사용하는 방법을 제안하여 이러한 문제점들을 해결하였다. 이 clock oscillator를 bandgap voltage reference 대신 앞서 제안하는 CMOS voltage reference를 사용하여 0.13 $\mu$m CMOS 공정을 사용하여 제작하였다. 측정 결과 이전 clock oscillator에 비교해 면적은 약 2.5배, 주파수 안정성은 약 2배 그리고 전력 소모는 약 7.5 배 개선되었다.
무선의 기준 주파수를 사용하여 CMOS clock oscillator를 원하는 주파수로 calibration하기 위해 wireless process calibration loop을 제안하였다. wireless process calibration loop은 무선의 기준 주파수 신호를 복원하는 clock recovery circuit과 복원된 clock 신호와 같은 주파수를 가지도록 oscillator를 calibration하는 all-digital frequency locked loop으로 구성된다. 이 회로들은 clock oscillator가 calibration이 끝나면 redundant한 부분으로 작은 면적을 차지하고 간단해야 한다. 따라서 clock recovery circuit은 amplifier특성과 filter특성을 동시에 가지고 있는 injection-locked oscillator를 이용하여 구현하였다. all-digital frequency locked loop은 digital synthesis를 이용하여 간단히 구현하였다. 0.13 $\mu$m CMOS 공정을 사용하여 제작한 결과 clock recovery circuit은 0.012 $mm^2$, all-digital frequency-locked-loop은 0.019 $mm^2$의 면적을 각각 차지하였다. clock recovery circuit은 6 $\sim$ 14 MHz의 input frequency range에서 -45 dBm의 input power에서도 clock이 복원됨을 측정을 통해 검증 하였으며 all-digital calibration loop은 2 msec 내에 clock oscillator를 calibration 할 수 있음을 simulation을 통해 검증하였다.
