On-chip networks(OCN) in future chip multiprocessors (CMP) are critical in determining overall performance and power consumption. Buffers and network bandwidth in on-chip consume significant energy, and increase design complexity. In this paper, we assume in-order multicore processor and we adopt bufferless routing and CWF technique for reducing complexity and achieving power efficient and low cost on-chip network. We find there is a low amount of traffic in in-order multicore processor from our experiment. Thus, we propose using on-chip network with bufferless routing in in-order multicore processor. In addition, rather than using more bandwidth in order to reduce network latency, we propose to reduce serialization latency that occupy a half portion of network latency in on-chip network with 8B channel bandwidth through CWF technique. We propose low cost and power efficient on-chip network in in-order multicore processor and show how there are improvements in terms of power consumption, performance in various configuration by adopting bufferless routing and CWF technique.
미래 칩 멀티 프로세서에서 코어 수가 크게 증가할것이며 따라서 온칩 네트워크는 전체 성능과 전력소모량을 결정하는데 중요한 요소가 될 것이다. 그리고 온 칩에서 버퍼와 네트워크의 대역폭은 상당히 많은 에너지를 소모하고 설계시 복잡도를 높이는 요소가 된다. 이 논문에서 우리는 인 오더 멀티 코어 프로세서를 가정하고 버퍼리스 라우팅과 CWF 기법을 적용하여 복잡도를 줄이고 전력 효율적이며 저비용의 온 칩 네트워크를 설계할 수 있음을 보인다. 우리는 실험을 통하여 인 오더 멀티 코어 프로세서 환경에서는 적은 양의 네트워크 트래픽이 발생한다는 사실을 알았다. 이에 따라 적은 네트워크 트래픽 양에서 좋은 에너지 효율을 보이는 버퍼리스 라우팅을 적용 하기로 한다. 게다가 네트워크 레이턴시를 줄이기 위해 넓은 대역폭을 사용하는데 그 대신 우리는 8B 채널 대역폭에서 전체 네트워크의 반정도를 차지하는 직렬화된 레이턴시를 줄이기 위해 CWF 기법을 사용함으로써 8B 채널 대역폭에서 전체 네트워크 레이턴시의 반을 줄일 수 있는 효과를 보이게 된다. 따라서 우리는 이러한 기법들을 적용하여 어떻게 저비용 저전력의 온 칩 네트워크를 인 오더 멀티 코어 프로세서 환경에서 구현 할 수 있는지를 보이며 전력 소모량, 성능 측면에서 다양한 환경 설정을 통해서 얼마만큼의 향상이 있었는지 보이고 분석한다.
