Three-dimensional integrated circuits (3D ICs) have the potential to reduce interconnect length and improve performance. However, high power density of 3D ICs incurs many temperature-related problems, especially leakage power dissipation which exponentially increases with temperature. In this paper, we propose a runtime power management technique for 3D multi-core system. The proposed method minimizes energy consumption of cores, cache, and off-chip memory by integrating dynamic voltage and frequency scaling (DVFS) and dynamic cache reconfiguration (DCR) in a temperature-aware manner without incurring performance penalty. Experimental results based on several benchmark programs: H.264 decoder, ray tracing, and SPEC2000 have shown that the proposed method yields up to 21% reduction in energy consumption compared to the existing method.
3차원 ICs는 interconnect 길이 감소와 성능 향상이라는 가능성을 가지고 있다. 하지만 3차원 ICs의 높은 power density는 온도에 따라 급격하게 증가하는 leakage power의 증가라는 문제를 유발한다. 본 논문에서는 3차원 다중 코어 시스템에서 power를 조절할 수 있는 방법을 제안한다. 제안된 방법은 코어, 캐쉬, 외부 메모리에서 소비되는 에너지를 최소화하기 위하여 온도를 고려한 DVFS와 DCR을 함께 적용하였다. 하지만 core와 cache 각각에서 소비되는 energy는 trade-off 관계에 있다. cache에서 소비되는 leakage energy를 줄이기 위해 power-gating을 하면, cache miss rate의 증가로 memory로부터 data를 가져오는 시간이 증가한다. 따라서 코어는 정해진 시간 (deadline) 내에 주어진 작업 부하(workload)를 수행하기 위해 더 높은 core clock frequency를 설정해야 한다. 이는 코어에서 소비되는 energy를 증가시킨다. 따라서 전체 시스템 energy (core, cache, off-chip memory 접근에 소비되는 energy)를 최소화하기 위한 최적의 core clock frequency와 cache의 용량을 결정해야 한다. 실험은 H.264 decoder, ray tracing, SPEC2000의 benchmark를 가지고 수행하였다. 실험 결과 기존의 방법에 비해 최대 21%의 에너지가 감소되었다.