Poly-Si TFTs are used for flat panel active matrix liquid display (AMLCD) panels and active matrix organic light emitting diode (AMOLED) displays. The performance of poly-Si TFTs is influenced by the grain size, grain boundaries, intra-granular defects and impurities. In order to obtain high-quality poly-Si thin films, the crystallization methods of amorphous silicon (a-Si) thin film have been widely studied. Conventional furnace annealing in solid phase crystallization (SPC) usually requires more than 10~20 h for crystallization. To reduce the crystallization temperature and improve the crystallinity of poly-Si film, many methods such as metal induced crystallization (MIC), vapor-induced crystallization (VIC), metal induced lateral crystallization (MILC), field-aided lateral crystallization (FALC), microwave enhanced crystallization, and metal induced crystallization through a cap (MICC) have been investigated. Recently, a rapid thermal annealing (RTA) process could obtain poly-Si film in a very short annealing time at higher temperatures, but the grain size of the poly-Si film annealed by RTA is much smaller. In the VIC process, $NiCl_2$ vapor was supplied on a-Si and the crystallization was reduced to as low as 480℃. However, the Ni content in the poly-Si film should be reduced to decrease leakage current.
In this study, we propose a new crystallization process to reduce the RTA process temperature with the help of the poly-Si seed layer grown by the VIC process. The Ni content in the poly-Si film can be further reduced through our process. First, a very-thin a-Si film was deposited on a SiO2 layer and crystallized using the VIC process. Then, a thick a-Si layer was deposited on the VIC poly-Si film and crystallized by the RTA process where the VIC poly-Si film acts as a seed layer. Our process is simply named the (VIC+RTA) process. Finally, we have fabricated p-channel poly-Si TFT by each crystallized method and I-V characteristics of poly-Si TFTs have been analyzed.
A 5-nm thick a-Si film was deposited on the thermally oxidized Si wafer by hot-wire chemical vapor deposition (HWCVD) at 500℃, and crystallized by the VIC process at 550℃ for 3 h. The source temperature of the $NiCl_2$ was 530℃ and was transported from the source zone to the annealing zone as a vapor phase by N2 gas flow. After removing a surface oxide on the seed layer, a 50-nm thick a-Si film was then deposited on the poly-Si seed layer by HWCVD at 500℃. This layer is called the top layer. The crystallization of the top a-Si layer was performed by the RTA process at 680℃ for 5 min in Ar as an ambient atmosphere.
For the comparison, 50-nm thick a-Si films by HWCVD at 500℃ were then crystallized using the VIC process or the RTA process. The RTA process was carried out at 730℃ for 5 min, which was the mini-mum crystallized temperature under this process. In the case of the VIC process, the crystallization of a-Si film was performed at 550℃ for 5 h with $NiCl_2$ source material.
In the (VIC+RTA) process, the crystallization temperature of the a-Si top film on the poly-Si seed layer crystallized by the VIC process could be crystallized as low as 680℃, which is 50℃ lower than that of a-Si film crystallized by the RTA process alone. The XRD intensity ratio of Si (111) peak to Si (220) peak in poly-Si film by the RTA process is close to that by the furnace-SPC process. Since the ratios in the poly-Si films produced by the VIC and the (VIC+RTA) process are close to that of the poly-Si powder with random orientation (1.82), it is thought that the (VIC+RTA) process has the same grain growth mechanism as the VIC process has.
The grains by the RTA process are very small and irregular in the SEM image. In the case of the VIC process, the needle-like grains, which are characteristic of the VIC process when using $NiCl_2$, are shown all over the films. Such grain growth is also confirmed in poly-Si film by the (VIC+RTA) process. The crystallization temperature using the RTA process could not be reduced below 730℃ with a-Si film under our HWCVD conditions. Considering the needle-like grains as well as the crystallization temperature of the top layer as produced by the (VIC+RTA) process, it was thought that the top a-Si layer was crystallized with the help of $NiSi_2$ precipitates that originated from the poly-Si seed layer.
The grain size by the RTA process formed with same direction was about 0.1~0.2㎛ and polygonal shape and plane’s arrangement of each grain was random in the TEM DF image. In the case of the VIC and the (VIC+RTA) process, it was found that the Si(111) plane had a well-regulated arrangement and grew in same direction, resulting in large grain with fewer defects. However, the grain by the VIC process in the TEM DF image was tabular-joint shape due to needle-like grain growth. There were a lot of twin defect in large grain through SADP image. The grain by the (VIC+RTA) process in the TEM DF image was broad-leaved shape. The obvious spots of the grain were ascertained in SADP image, so large grain is defined as the crystalline cluster, such as quasi-single crystalline, with the same orientation. The high crystalline quality of the poly-Si film can be obtained through the (VIC+RTA) process, so performance of the poly-Si TFTs is expected to be improved successfully.
In the VIC process, the Ni concentration in poly-Si film was about 2x$10^{19} cm^{-3}$ regardless of annealing time(0.5 or 10 h) in the SIMS depth profile analysis. However, the Ni concentration in the poly-Si film by the (VIC+RTA) process was reduced to 1x$10^{18} cm^{-3}$. Although the seed layer was crystallized by the VIC process for 10 h, total Ni concentration was merely increased from 1x$10^{18} cm^{-3}$ to 4x$10^{18} cm^{-3}$. It was thought that the Ni concentration could be controlled with thin thickness of seed layer. The contaminated metal was redistributed in overall poly-Si film during the RTA process, resulting in reduced metal contamination. The reduction in metal contamination can be helpful to achieve a low leakage current in poly-Si TFTs.
P-channel poly-Si TFTs using each crystallization process have been fabricated. The p-channel poly-Si TFTs using the (VIC+RTA) process showed the maximum field-effect mobility of 169.9$cm_2$/Vs at Vd=-0.1V and the subthreshold swing of 0.24V/dec. The off current under increasing reverse bias slightly increased from 1.0x$10^{-10}$A to 1.8x10^-10A. The (VIC+RTA) process is a promising technology for high quality poly-Si film, which enables the fabrication of high mobility TFTs. In addition, it is expected that the poly-Si TFTs with reduced leakage current can be applied to the drivers and other circuits requiring a display device.
유리 기판을 사용하는 디스플레이 제품에 Poly-Si 박막을 사용하기 위한 노력은 오래 전부터 진행되어 왔다. a-Si 박막에 대한 결정화 공정 연구 개발에 대해 큰 범주로 살펴보게 되면SPC 공정을 위해 필요한 결정화 시간과 온도를 감소시키기 위한 연구 개발과 고가의 장비가 필요한 레이저 공정에 대해 공정 비용을 감소시킬 수 있는 공정 개발에 주로 매진해왔다. 이를 개선하기 위해 금속 촉매를 이용하여 결정화 온도 및 시간을 감소시키고자 하는 공정 개발이 있었으나, poly-Si 박막 내에 잔류하게 되는 금속 물질과 사용하는 금속 별로 결정화되는 grain의 미세 구조 특징에 차이가 발생하기 때문에 소자 특성을 제어하기 어려하는 것이 어려웠다.
본 연구에서는 기존에 금속을 이용하여 결정화하는 VIC 공정에서 poly-Si 박막 내에 존재하는 금속의 양을 감소시킬 수 있는 방법을 도모함과 동시에 RTA 공정을 통한 짧은 열처리 시간을 적용하면서도 열처리 온도를 낮출 수 있는 공정 개발을 하고자 하였다. 이를 위해 VIC 공정 시스템에서 Ni을 이용하여 550℃에서 3시간 결정화를 실시한 5nm 정도의 seed 층 위에 HWCVD 방법을 이용하여 약 50nm로 상부층을 증착한 후 RTA 공정에서 약 680℃에서 5분 동안 열처리를 실시하여 형성된 poly-Si 박막에 대한 여러 가지 특성 분석을 진행하였다.
HWCVD를 이용하여 증착한 50nm 두께의 a-Si 박막을 RTA 공정을 이용하여 5분 결정화 공정을 적용할 경우 약 730℃의 온도가 필요하였으나, 본 연구에서 개발된 (VIC+RTA) 공정을 적용하여 상부층의 a-Si 박막을 결정화할 경우 50℃가 낮은 680℃ 에서 결정화가 가능하였다. XRD 분석 결과에서 나타난Si(111)/Si(220) 피크의 비를 살펴보았을 때 RTA 공정에 의해 결정화를 실시한 박막의 경우 SPC 공정에 의한 결정화 특성처럼 비교적 Si(111) 우선 배향되는 결정 특성을 나타내었다. 그러나 VIC 및 (VIC+RTA) 공정을 적용한 poly-Si 박막의 경우 Si(111)/Si(220) 피크의 비가 각각 1.92 및 1.89 정도를 나타내어 비교적 random한 결정 배향을 가지는 것으로 판단할 수 있었으며, 이를 통해 (VIC+RTA) 공정 적용의 경우 상부층은 RTA공정으로 열처리를 진행하였음에도 불구하고 박막의 결정 배향 특성은 VIC 공정과 유사하게 형성되었다는 것을 확인하였다.
VIC 공정으로 결정화한 박막의 표면에 대해 secco-etching을 실시한 후 SEM을 이용하여 표면에 나타난 morphology 특성을 살펴 본 결과 기존의 연구 결과와 마찬가지로 침상 형태의 grain 성장 모습들이 random한 방향으로 결정이 성장되어 가는 모습을 살펴 볼 수 있었다. (VIC+RTA) 공정에 의한 경우도 SEM 분석을 하였을 때 VIC 공정 결과와 동일한 침상 형태의 morphology 특성이 관찰되었다. 이와 같이 Ni에 의해 결정화가 진행될 때 독특하게 나타나는 침상 모양의 표면 morphology 특성 결과 및 RTA 공정만을 적용할 경우 결정화가 진행되지 않는 낮은 영역의 온도에서 상부층이 결정화되었다는 것을 고려할 때 seed층에 존재하는 $NiSi_2$상에 의한 금속 유도 결정화가 진행되었다는 것을 판단할 수 있었다.
RTA 공정에 의해 결정화된 poly-Si 박막에 대한 TEM DF이미지를 살펴본 경우, 다양한 다각형의 모양을 보이는 grain은 약 0.1~0.2㎛ 이내의 매우 작은 크기를 나타내었으며, 각각의 grain들은 매우 많은 위치에서 형성되었고 random한 결정 배향 특성을 보였다. VIC 공정에 의한 경우 grain의 크기는 약 1.0~2.3㎛이고 (VIC+RTA) 공정에 의한 경우는 약 1.4㎛에서 최대 약 2.8㎛까지 관찰되었다. HR-TEM 분석에서 RTA 결과와는 다르게 두 종류의 poly-Si 박막 모두 넓은 영역에 걸쳐서 (111) 면이 규칙적으로 성장된 모습을 확인할 수 있었다. 하지만 TEM DF 이미지 분석 결과에서는 미세 구조에서 다음과 같이 특성 차이를 확인할 수 있었다. 즉, VIC 공정에 의한 경우에는 형성된 grain의 모양이 침상 형태의 결정 성장의 모습이 강하게 형성되면서 큰 영역이 형성된 grain이 판상 절리와 같은 모습이 나타났고 큰 grain 영역 안에 다른 결정 배향을 가지는 침상 모양의 결정 성장 모습도 관찰되었다. (VIC+RTA) 공정에 의한 경우에는 $NiSi_2$상에 의해 결정화가 진행되는 것은 동일하지만 상부층 결정화시 공급되는 $NiSi_2$상은 seed 층 표면에 존재하는 양 내에서 제한적 공급을 받게 된다. 이로 인하여 표면 전체에 Ni 공급이 이루어지면서 매우 많은 장소에서 $NiSi_2$상이 형성되고 침상 형태의 결정화가 복잡하고 강하게 진행되는 VIC 공정과는 다르게 (VIC+RTA) 공정에서는 seed 층 표면에 존재하는 균일하고 일정한 양의 $NiSi_2$상의 공급을 통해서 측면 결정화가 넓게 진행되면서 나뭇잎 모양과 같은 넓은 영역의 결정화가 가능한 것으로 판단되었다. 이와 같이 형성된 grain 내부에 대한 SADP 분석에서 규칙적으로 대칭 배열된 회절 패턴이 관찰됨으로써 유사 단결정과 같은 영역이 형성된 것으로 판단되었기 때문에 (VIC+RTA) 공정을 이용할 경우 큰 grain 성장이 가능하며, 형성된 개개의 grain 내부에서는 동일한 결정 배향 특성을 가지게 되는 고품질의 poly-Si 박막을 얻을 수 있었다.
SIMS에 의한 농도 분석 결과 VIC 공정의 경우에는 공정 시간을 30분 적용한 결과나 10시간 적용한 결과 모두 약 2x$10^{19}cm^{-3}$ 정도의 유사한 Ni 농도 분포를 보여주었다. 하지만 (VIC+RTA) 공정에서 VIC공정을 30분 적용한 경우에는 약1x1$0^{18}cm^{-3}$ 정도의 농도를 보였고 VIC 10시간 공정을 적용한 경우에는 약 4x$10^{18}cm^{-3}$ 정도의 농도를 보여 VIC 공정 시간을 20배 증가시켜도 poly-Si 박막 내에 잔류하는 Ni 금속의 양은 4x$10^{18}cm^{-3}$ 이내로 제어할 수 있었다는 것을 확인함으로써 금속을 이용하는 결정화 공정에서 (VIC+RTA) 공정을 통해 poly-Si 박막에 잔류하는 금속의 양을 제어할 수 있는 효율적인 공정이라 판단하였다.
이와 같이 미세구조 및 잔류 금속 양 분석 결과 등이 TFT 소자 특성에 미치는 영향을 확인하고자 p-channel poly-Si TFT를 제작하였다. RTA 공정으로 제작된 poly-Si TFT의 경우 전계 효과 이동도도 약 4.6$cm^2$/Vs로 낮으며, Subthreshold swing 역시 4.6V/dec로 매우 높은 값을 나타냈다. VIC 공정으로 제작된 poly-Si TFT의 경우 역바이어스를 증가시키면 누설 전류가 급격히 증가하게 되면서 Vgs=5V에서 약1~3x$10^{-7}$A 수준까지 상승하는 결과를 보였으며, 전계 효과 이동도는 72.4$cm^2$/Vs, subthreshold swing은 약 1.76V/dec로 비교적 양호한 수준을 나타내었다. (VIC+RTA) 공정에 의해 제작된 poly-Si TFT는 역바이어스가 증가하더라도 누설 전류는 Vgs=0V에서 나타난 전류값과 유사한 1x$10^-{10}$A 수준을 보여주었으며, subthreshold swing에서는 약 0.24V/dec, 전계 효과 이동도에서는 약 169.9$cm_2$/Vs로 매우 높은 전계 효과 이동도 특성을 보여주었다.
이와 같이 (VIC+RTA) 공정을 통해 poly-Si 박막에서 잔류하는 Ni 금속의 농도를 감소할 수 있었을 뿐 아니라 grain이 형성될 때 유사 단결정 특성을 가지는 1.4~2.8㎛ 크기의 넓은 나뭇잎 모양을 나타내는 고품질의 poly-Si 박막을 제조할 수 있었기 때문에 낮은 누설 전류 특성과 우수한 Transfer 특성을 가지는 TFT를 제작할 수 있었다. 따라서 (VIC+RTA) 공정 기술은 차세대 디스플레이 산업에 기여할 수 있는 우수하고 높은 경쟁력을 나타내는 결정화 기술이 될 것으로 판단된다.